- System generator如何与MATLAB进行匹配？-system generator是xilinx公司的系统级建模工具，它是扩展mathworks公司的MATLAB下面的simulink平台，添加了XILINX FPGA专用的一些模块。加速简化了FPGA的DSP系统级硬件设计。
- 关键字：
xilinx 赛灵思 MATLAB
- 使用VIVADO对7系列FPGA的高效设计心得-随着xilinx公司进入20nm工艺，以堆叠的方式在可编程领域一路高歌猛进，与其配套的EDA工具——新一代高端FPGA设计软件VIVADO也备受关注和饱受争议。
- 关键字：
FPGA VIVADO 赛灵思
- ZYNQ器件的启动配置方法-无任是用CPU作为系统的主要器件，还是用FPGA作为系统的主要器件，系统设计中首先要考虑到的问题就是处理器的启动加载问题。
- 关键字：
FPGA XILINX 赛灵思
- 从可编程器件发展看FPGA未来趋势-可编程逻辑器件的发展历史可编程逻辑器件的发展可以划分为4个阶段，即从20世纪70年代初到70年代中为第1段，20世纪70年代中到80年代中为第2阶段，20世纪80年代到90年代末为第3阶段，20世纪90年代末到目前为第4阶段。
- 关键字：
FPGA 可编程器件 赛灵思
- 底层内嵌功能单元与软核、硬核以及固核-内嵌功能模块主要指DLL(Delay Locked Loop)、PLL(Phase Locked Loop)、DSP 等软处理核(Soft Core)。现在越来越丰富的内嵌功能单元，使得单片FPGA 成为了系统级的设计工具，使其具备了软硬件联合设计的能力，逐步向SOC 平台过渡。
- 关键字：
FPGA 赛灵思 DLL
- 数字时钟管理模块与嵌入式块RAM-业内大多数FPGA 均提供数字时钟管理( 赛灵思公司的全部FPGA 均具有这种特性)。赛灵思公司推出最先进的FPGA 提供数字时钟管理和相位环路锁定。相位环路锁定能够提供精确的时钟综合，且能够降低抖动，并实现过滤功能。
- 关键字：
数字时钟管理 FPGA 赛灵思
- FPGA主要功能模块介绍(1)-可编程输入/ 输出单元简称I/O 单元，是芯片与外界电路的接口部分，完成不同电气特性下对输入/ 输出信号的驱动与匹配要求，其示意结构如图2-4 所示。FPGA 内的I/O 按组分类，每组都能够独立地支持不同的I/O标准。
- 关键字：
FPGA CLB 赛灵思
- FPGA基本知识与发展趋势（part2）-由于基于LUT 的FPGA 具有很高的集成度，其器件密度从数万门到数千万门不等，可以完成极其复杂的时序与逻辑组合逻辑电路功能，所以适用于高速、高密度的高端数字逻辑电路设计领域。
- 关键字：
FPGA 赛灵思 EPROM
- FPGA实战开发技巧（10）-串行Flash的特点是占用管脚比较少，作为系统的数据存贮非常合适，一般都是采用串行外设接口(SPI 总线接口)。Flash 存贮器与EEPROM根本不同的特征就是EEPROM可以按字节进行数据的改写，而Flash只能先擦除一个区间，然后改写其内容。
- 关键字：
FPGA 赛灵思 EEPROM
- FPGA实战开发技巧（9）-FPGA配置方式灵活多样，根据芯片是否能够自己主动加载配置数据分为主模式、从模式以及JTAG模式。典型的主模式都是加载片外非易失( 断电不丢数据) 性存储器中的配置比特流，配置所需的时钟信号( 称为CCLK) 由FPGA内部产生，且FPGA控制整个配置过程
- 关键字：
FPGA 赛灵思 JTAG
- FPGA实战开发技巧（8）-FPGA 设计的时序性能是由物理器件、用户代码设计以及EDA 软件共同决定的，忽略了任何一方面的因素，都会对时序性能有很大的影响。本节主要给出大规模设计中，赛灵思物理器件和EDA 软件的最优使用方案。
- 关键字：
FPGA 赛灵思 EDA
- PC等仪器总线该如何选择？-当您面对各种各样的仪器连接总线时，可能会很难为自己的应用作出最合适的选择。可以说每个总线都有各自的优势和相应的优化技术。因此，请您先问问自己如下四个问题，比较一下最常见PC总线的功能选项，即可作出决定。
- 关键字：
总线 usb 以太网
- 基于FPGA硬件加速的BittWare StreamSleuth对抗100Gbps-在过去的三十年中，以太网已经发展成为所有行业的统一通信基础架构。每天都有超过三百万的以太网端口在部署，覆盖从FE到100GbE的所有速度。
- 关键字：
FPGA 以太网
- 近期，Silicon Labs（亦称“芯科科技”，NASDAQ：SLAB）针对4.5G和基于以太网的通用公共无线电接口（eCPRI）无线应用，推出了全新的系列高性能、多通道抖动衰减时钟产品——新型Si5381/82/86系列时钟产品。新型Si5381/82/86系列时钟产品利用Silicon Labs经过验证的DSPLL技术提供先进的时钟解决方案，在单芯片中集成了4G/LTE和以太网时钟。
- 关键字：
以太网 LTE 4G 5G
- Silicon Labs（亦称“芯科科技”，NASDAQ：SLAB）日前推出全新的高性能时钟发生器系列产品，特别针对10/25/100G应用提供业界最高集成度的时钟解决方案。新型Si5332时钟系列产品利用Silicon Labs经过验证的MultiSynth小数时钟合成技术，提供具有一流频率灵活性和230fs rms抖动性能的时钟解决方案。多种覆盖6、8和12个时钟输出的Si5332选项，可为要求严苛的应用实现时钟树整合。这些应用包括超大型数据中心交换机、服务器、存储、网络、小型蜂窝网络、宽带、广播视频
- 关键字：
LTE 以太网 时钟 Silicon Labs
赛灵思 以太网 有线网络 智能介绍
您好，目前还没有人创建词条赛灵思 以太网 有线网络 智能!
欢迎您创建该词条，阐述对赛灵思 以太网 有线网络 智能的理解，并与今后在此搜索赛灵思 以太网 有线网络 智能的朋友们分享。
创建词条
关于我们 -
广告服务 -
企业会员服务 -
网站地图 -
联系我们 -
征稿 -
友情链接 -
手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
京ICP备12027778号-2 北京市公安局备案：1101082052 京公网安备11010802012473
