基于FPGA的可编程PWM电路设计

0 引言

某系统中的H桥驱动电路需要采用2路脉冲宽度调制器(Pulse Width Modulation，PWM)信号来驱动一个电机，以控制其正、反两个方向的运转，且两路信号必须有一定的时间间隔来避免驱动电流过大而损害驱动元件。为使其能灵活应用，针对系统要求，本设计的PWM控制器应具备以下功能：

(1)有3路独立PWM输出，每路输出2个驱动信号，而且其周期、占空比、死区时间应可编程；

(2)对应10 MHz系统时钟，周期为1μs～6.5536 ms；

(3)应用精简地址线，以节省外围引脚及地址资源的占用；

(4)能提供与8／16 bits单片机的双向数据接口，并具有内置的地址／数据锁存器(74lS373)。

1 PWM电路的结构规划

在采用自顶向下(Top_Down)正向设计PWM器件的过程中，芯片的结构划分和规格定制是整个设计的重要环节，因此合理的结构设计将决定整个设计的成败。

PWM输出信号的周期、脉宽、死区时间等参数可以通过加载内部的寄存器来实现，写人PWM芯片的数据分为数据字与控制字两部分。由内部控制逻辑(ControlLogie)模块来处理控制字信息，并译码产生各内部通道的内部信息寄存器片选信号。数据字则通过内部数据总线在各通道模块来传递PWM的特征信息数据。

PWM芯片内部各模块可通过内部片选结合读写使能来完成数据交换。芯片与外围控制器进行数据交换时，可采用双模式接口(8／16 bits)，并可通过外置选择引脚DataWidth来选配。

本芯片的核心是由3个完全独立且相同的通道模块(Channel)构成。通道内部的数据接口用于完成外部读写逻辑(RWLogic)传输到内部数据总线的数据收发工作。PWM周期生成模块(ClkGen)则可依据写入的周期信息，输出PWM的周期控制信号。

PWM输出由通道状态机完成，当通道接收到PWM信息数据后，先进行数据校验，合格的数据将在合适的条件下启动状态机，并在不同的状态下完成PWM输出。而不合格的数据则被忽略。

地址／数据锁存依据通用74LS373的逻辑功能，可以通过编写一个完全可替代的L74LS373来实现。

根据上述总体的构建思路，最终给出的芯片总体结构如图l所示。

[3][4]