高速模数转换器动态参数的定义和测试
——
加入技术交流群
高速模数转换器（adc）的参数定义和描述如表1所示。
表一、动态参数定义：二、测试方案中的线路板布局和硬件需求
为合理测试高速adc的动态参数，最好选用制造商预先装配好的电路板，或是参考数据手册中推荐的线路板布局布板，高速数据转换器的布板需要高速电路的设计技巧，通常应遵守以下基本规则：
所有的旁路电容尽可能靠近器件安装，最好和adc在同一层面，采用表面贴装元件使引线最短，减小寄生电感和电容。模拟电源、数字电源、基准电源和输入公共端采用两个0.1mf的陶瓷电容和一个2.2m(f双极性电容并联对地旁路。
采用具有独立的地平面和电源平面的多层电路板，保证信号的完整性。
采用独立的接地平面时应考虑adc模拟地和数字地的物理位置。两个地平面之间的阻抗要尽可能低，二者间的交流和直流电压差低于0.3v以避免器件的损坏和死锁。模拟地与数字地应单点连接，可以用低阻值表贴电阻（1ω~5ω）、铁氧体磁珠连接或直接短路，避免充满噪声的数字地电流对模拟地的干扰。
如果模拟地与数字地充分隔离时，也可以将所有的接地引脚置于同一平面。
高速数字信号线应远离敏感的模拟信号线。
所有的信号线应尽可能短，而且无90(拐角。
时钟输入要作为模拟输入信号来处理，远离任何模拟输入和数字信号。
选择恰当的测试方案和正确的测试设备是获得数据转换器最佳参数的重要环节。以下提出的硬件选择方案对高速adc max1448的测试是必需的，也是行之有效的。
直流电源 (hewlett packard e3620a, 双电源 0-25v, 0-1a):为模拟和数字电路提供独立的供电电源。每个电源必须能够提供100ma 的驱动电流。
时钟信号函数发生器 (hewlett-packard hp8662a):被测器件的时钟输入端接受兼容于cmos电平的时钟信号。由于max1448内部采用十级流水线结构、级间转换依赖于外部时钟上升沿和下降沿的可重复性，所以需用一个低抖动、快速上升/下降的外部时钟信号。尤其是本转换器的采样出现在时钟信号的下降沿，应确保下降沿的抖动最小。孔径抖动限制了adc的snr性能：
snrdb = 20
评论