800V AI 电源 IBC 解决方案：GaN 与 SiC 技术的系统级性能对比

随着 AI 数据中心向更高功率密度和更高效能源分配演进，高压中间母线转换器 (HVIBC) 正逐渐成为下一代云计算供电架构中的关键器件。本文针对横向 GaN HEMT、碳化硅 MOSFET 及 SiC Cascode JFET (CJFET) 三类宽禁带功率器件，在近 1MHz 高频开关条件下用于高压母线转换器的性能展开对比分析。重点评估了导通损耗、开关特性、栅极电荷损耗及缓冲电路需求等关键指标。同时，本文亦探讨了三种谐振转换器拓扑 —— 堆叠式 LLC、单相 LLC 与三相 LLC—— 对其系统效率与元件数量的影响。仿真结果表明，尽管三类半导体器件的系统总损耗相近，但 CJFET 因结构简单、驱动便捷，在成本方面具备显著优势。在拓扑比较中，三相 LLC 通过有效降低 RMS 电流并减少元件数量，表现出更优的综合性能。本研究为未来高压 IBC 设计中半导体选型与拓扑配置提供了理论依据，安森美 (onsemi) 正开展相关实验验证工作。

引言

当前，云计算供电架构正朝着更高传输电压的方向演进。这一趋势不仅体现在数据中心与电网的连接方式上 —— 将通过固态变压器直接接入中压电网，也体现在数据中心内部的电力分配系统中 —— 其正逐步转向高压直流配电架构。在该架构下，计算托盘将直接连接至 800V 直流母线，随后通过高压 IBC 将电压降至 50V 或 12V，为下游负载供电。

高压 IBC 具备以下关键特性

● 实现电压降压 (16:1 或 64:1 变换比)

● 提供电气隔离以保障安全

● 非稳压输出

● 具备短时过载能力

● 超紧凑的外形尺寸

● 转换效率高

本白皮书将重点围绕实现上述目标的转换器拓扑结构与半导体技术展开探讨。内容主要聚焦于原边的拓扑选择与半导体器件：副边假定采用低压硅基 MOSFET，并配置为中心抽头电流倍增器或全桥结构。

半导体技术

为满足高压 IBC 在小型化设计中无源元件的布局要求，系统需以极高的开关频率 (接近 1MHz) 运行。因此可选的半导体器件被限定为宽禁带器件，主要包括：氮化高电子迁移率晶体管 (GaN HEMT)、碳化硅金属氧化物半导体场效应晶体管 (SiC MOSFET) 以及 SiC Cascode JFET (CJFET)。在本应用中，上述器件的关键评估指标集中于导通损耗、开关特性与成本三个方面。

导通损耗

这三种器件在导通状态下均可用电阻 Rds,on 来表征 (与 IGBT 等具有恒定导通压降的器件不同)。因此，其导通损耗与流经电流的平方成正比：

Rds,on会随温度升高而增加，其标称值仅适用于 25°C 的结温。下表对比了典型 GaN 器件、安森美 (onsemi) M3S 650V 器件以及安森美第四代 CJFET 750V 器件的导通电阻随温度上升的情况。

在为特定应用确定正确的 Rds,on 值时，必须考虑这种增加。

开关特性

在 "转换器拓扑" 一节中探讨的所有拓扑结构均受益于软开关特性，其固定电流可在转换器设计阶段进行优化。在开关转换瞬间，谐振电流为零，仅励磁电流流通，而该电流可通过调整变压器励磁电感 (例如改变气隙) 等参数灵活控制。因此，三种半导体技术在开关过程中产生的损耗可忽略不计。然而，其寄生电容仍显著影响开关轨迹。影响开关特性的主要差异源于器件的输出电容 (COSS)。通常，SiC MOSFET 具有较大的 COSS，这是由于其需要更大的裸芯尺寸才能实现与 GaN HEMT 或 SiC CJFET 相当的导通电阻 (Rds,on)。该电容与励磁电流共同决定了半导体器件的开关转换速度。

在此过渡阶段，转换器不传输任何功率。因此，将其保持在整个开关周期的较小比例更为有利。对方程（2）进行时间变量积分并求解励磁电流，可得到方程（3）。

该方程可用于计算在给定时间（td）内，根据半导体器件的电容（Coss）完成电压转换所需的励磁电流（Im）。表2列出了各半导体技术对应的结果。

达到该励磁电流所需的励磁电感，可通过以下方式指令性推导：对施加在变压器右手边的电压（该电压由副边反射而来）进行积分，再除以所需的励磁电流，如果方程（4）所示。

其中 Vout 为输出电压，n 为变压器变比，fr 为开关 (谐振) 频率。

其次，在计算损耗时，还需考虑驱动半导体器件导通所需的栅极电荷所引起的辅助损耗。该电荷值通常在器件数据手册中给出，将所需栅极电荷乘以栅源电压 VGs，即可得到存储在栅极上的能量。该能量在器件每个开关周期关断时耗散一次。存储能量乘以开关频率即为因放电导致的功率损耗 (PG)。此外，栅极电容充电过程中还存在栅极驱动器和电阻产生的额外损耗，本文暂不讨论。栅极损耗对比：SiC MOSFET 因栅极导通电压高、栅极电荷大，栅极损耗显著；CJFET 栅极损耗约为 SiC MOSFET 一半；GaN 器件栅极电荷损耗比前两者小 10~20 倍。

缓冲电路 (Snubber)

在快速开关过程中，CJFET 可能因寄生电感、电容与快速电压变化的相互作用而产生振铃现象。尽管该拓扑有助于抑制米勒效应并提升带宽，但同时会引入易引发谐振的高阻抗节点。因此，精心优化的 PCB 布局与有效的抑制措施对于控制此类振铃尤为关键，常见方法是在晶体管两端并联缓冲电路。

然而，此类振铃现象主要源于 CJFET 在硬开关过程中半导体器件间的快速切换。当 CJFET 用于软开关应用时，该问题可得到显著缓解。图1展示了CJFET在500kHz LLC谐振转换器中运行时的实测结果。

测量在 LLC 运行开始时进行。由于运行初始阶段励磁电感未充电，首次换流是硬开关方式。因此，在未并联缓冲电路的情况下，CJFET 的漏源极电压会产生振铃现象。然而，仅经过两个开关周期后，励磁电流便已足够大，能够实现开关的换流。此后，无论是否使用缓冲电路，实测波形几乎无明显差异。

对于 CJFET 而言，无需额外配置缓冲电路具有显著优势：不仅节省了 PCB 面积和物料成本，又能消除转换器设计中的一个损耗来源。

损耗

为基于损耗对比三种半导体器件的性能，需进行系统级仿真。例如，更大的输出电容（COSS）需更大的励磁电流，从而增加变压器铜损。图 2 展示了堆叠式 LLC 转换器的总损耗，包括磁芯损耗、铜损、栅极驱动损耗以及开关与导通损耗，其中所仿真的转换器与 “转换器拓扑” 一节中所述的规格和设计相匹配。

三种器件的总损耗对比结果显示其性能几乎相同。为深入分析，图 3 进一步给出了按损耗来源分解的结果。

该分解表明，在此转换器中，半导体技术的选择对整体损耗影响甚微：GaN HEMT 虽栅极驱动损耗较低，但其较高的导通电阻导致导通损耗增加，最终使各类器件的整体表现趋于一致。

…………

更多文档相关内容请见>> https://share.eepw.com.cn/share/download/id/396538