优化数字视频设备的BNC连接器PCB占位设计
加入技术交流群
未经优化的信号发射带来的影响
美国电影与电视工程师协会(SMPTE)发布了多个标准，用于管理通过同轴电缆的数字视频传输。这些SMPTE标准包括输入和输出回波损耗要求，主要规定了输入或输出端口与75Ω网络的匹配度。图9显示了回波损耗规格的相关SMPTE要求。不良BNC或未经优化的BNC占位会导致阻抗失配，使其难以通过SMPTE回波损耗限制。
视频端口的SMPTE 回波损耗要求
图9：视频端口的SMPTE 回波损耗要求。
严重的阻抗失配会导致反射，从而对信号质量产生不良影响，并且还会缩小数据眼图的电压或时序裕度。信号发射中的过高寄生电容会降低信号路径的带宽，并导致符号间的干扰和抖动。图10给出了因非优化信号发射而降级的信号波形示例。
因非优化信号发射而降级的信号波形
图10：因非优化信号发射而降级的信号波形。
BNC的选择
如何选择BNC主要取决于BNC的机械结构，以及与设备外壳的兼容性。在电气方面，要求BNC能在插入损耗较低的情况下支持高达3Gbps的传输，同时还要求在其同轴结构内保持均匀性和几乎恒定的特征阻抗。它们最好具有较小的信号引脚，这样可在进行占位设计时尽量使用最小的通孔或连接焊盘，以便将阻抗的不连续性降至最低。
透明的BNC占位——表面贴装BNC
透明的占位(transparent footprint)是指其具有与BNC连接器相同的特征阻抗，且不会显着增加影响BNC带宽的电路寄生值。下面探讨几种方法，其中一种有效方法是排查信号路径、寻找偏离目标阻抗的电路板几何图形，并提出将阻抗恢复至目标值的方法。
如果是图7 所示的表面贴装BNC，则大的连接焊盘将导致阻抗大幅下降。提高其阻抗需要使用较大的电介质间隔(H>>15mil)，但这并不是可选方案。提高焊盘阻抗的方法之一是移除焊盘下方的一个或多个层，以消除过高的寄生电容。开口尺寸通常设计为能提供刚好足够的边缘电容，以将连接焊盘的阻抗恢复至其目标值。图11 描述了在焊盘下方移除层的技术。占位取决于第一个GND 层的位置，以及电路板中电源层的位置和数量。
针对表面贴装BNC 占位移除焊盘下方的电源层
图11：针对表面贴装BNC 占位移除焊盘下方的电源层。
图12 给出了改进的占位示例。在此示例中，移除焊盘下方所有的层。此步骤会将焊盘的特征阻抗提高到75Ω(此示例的目标阻抗)以上。为了使阻抗恢复至目标值 75Ω，在焊盘的两端增加了接地金属片。这些接地片安置在焊盘预先定义的距离处，这样就能产生刚好足够的接地耦合以实现所需的阻抗。该结构的优点是与电路板堆叠完全无关，因此可在多层电路板设计中重复使用。
针对表面贴装BNC 占位采用GND 移除和GND 保护片方法本文引用地址：https://www.eepw.com.cn/article/179982.htm
图13：针对插入式BNC 占位在引出线上方使用GND 接地片。
图12：针对表面贴装BNC 占位采用GND 移除和GND 保护片方法。
透明的BNC 占位--插入式BNC
对于插入式BNC，其占位由金属化通孔及其引出线两部分结构组成。金属化通孔直径通常为30~50mil。为使金属化通孔的阻抗保持为75Ω，在电源层中需要使用大间隙(反焊盘)。反焊盘尺寸决定于金属化通孔直径以及电路板中的电源层数量。使用大的反焊盘后，反焊盘区域内的引出线将丧失其GND 参考，其阻抗就会增加。为解决此问题，需要将短金属片延长至反焊盘内，以保证引出线的阻抗。底层引出线上方的第一个电源层需要延长金属片，其宽度通常为走线宽度的3~5 倍。图13 是采用此技术的BNC 占位。另一种常用技术是加宽反焊盘区域内的引出线以降低其阻抗，图14 是采用此技术的BNC 占位。
针对插入式BNC 占位在引出线上方使用GND 接地片
图13：针对插入式BNC 占位在引出线上方使用GND 接地片。
针对插入式BNC 占位使用更宽的引出线
图14：针对插入式BNC 占位使用更宽的引出线。
图15 给出了改进的占位设计。在此示例中，底部金属层上加宽的引出线任意一侧都安置了两个GND 接地片。这些接地片安置在引出线预先定义好的位置上，这样就能产生刚好足够的接地耦合以实现短引出线所需的阻抗。该结构的优点是能独立调节电源层中的反焊盘以控制金属化通孔阻抗，且能独立调节接地保护片间隙以控制引出线阻抗。
针对插入式BNC 占位在引出线侧边使用GND 接地片
图15：针对插入式BNC 占位在引出线侧边使用GND 接地片。
BNC 占位设计优化
BNC 占位设计涉及在GND 和VCC 内层安置反焊盘或移除层，或安置表面GND 接地片，以产生刚好足够的寄生电容来保证所需的特征阻抗。占位取决于BNC 的信号引脚直径，以及电路板中的电源层数量。在某些情况下，占位可以设计成偏离标称的75Ω 以弥补BNC 本身轻微的缺陷。硬件工程师必须根据以往的经验来优化BNC 占位，在多数情况下，常常会进行多次电路板重设计。
使用三维电磁仿真可以优化BNC 占位设计。从BNC 的三维模型(机械维度和材料特性)开始， 将建议的占位结构和电路板特性(走线宽度、层叠和材料特性)输入3D EM 仿真器。执行频域仿真以确保符合有关回波损耗和插入损耗的设计目标，还可以执行仿真TDR 来检查BNC 和占位的阻抗曲线。
BNC 供应商有完整的BNC 模型，在客户输入电路板堆叠的情况下运行此仿真，是全面了解BNC 模型的最好方法之一。本部分给出的仿真示例由连接器供应商Samtec 公司提供。
Samtec 直角BNC 及其在PCB 上占位的3D 模型
图16：Samtec 直角BNC 及其在PCB 上占位的3D 模型。
BNC 及其占位的仿真回波损耗
图17：BNC 及其占位的仿真回波损耗。
BNC及其占位的仿真插入损耗
图18：BNC及其占位的仿真插入损耗。
使用美国国家半导体的LMH0387测试BNC
现在已使用3D EM仿真器优化了BNC占位。为验证其系统性能，将在LMH0387*估板上采用多种BNC类型及优化占位。
LMH0387是行业首款单芯片自适应电缆均衡器和电缆驱动器，允许将一个BNC共享为输入端口或输出端口。它具有内置端接和回波损耗网络，补偿集成电路电容，并可简化高速电路板布局，以良好的裕度满足SMPTE回波损耗要求。
图19显示了此*估板的简化电路。LMH0387通过交流耦合电容器(4.7μF)连接至BNC。为达到良好的回波损耗，将LMH0387安置在靠近BNC端口的位置，并使用75Ω走线将其连接至BNC。为将阻抗的不连续性降至最低，还要为4.7μF交流耦合电容器的大连接焊盘采用接地层移除技术。
在BNC端口上将同时执行TDR阻抗测量和回波损耗测量。图20是贴装有垂直和直角插入式BNC的两块*估板示意图。图21是使用TDR为其测量的阻抗曲线。图22是其回波损耗图，表明离SMPTE的限制有5~10dB的裕度。
图23~25是边缘贴装和表面贴装BNC的另一组测量图。
LMH0387 可配置I/O 的简化示意图
图19：LMH0387 可配置I/O 的简化示意图。
LMH0387 可配置I/O 的性能图
图20：贴装有垂直和直角插入式BNC 的LMH0387 示意图。
DIY机械键盘相关社区:机械键盘DIY
评论