基于EMCCD的驱动电路设计

2．2．1 Iφ，Sφ，Rφ驱动设计
在设计Iφ，Sφ以及Rφ驱动电路时，统一采用Elantec半导体公司的EL7457。它是高速四通道CMOS驱动器，能工作在40MHz，并提供2 A的峰值驱动能力，以及超低的等效阻抗(3 Ω)，它具有3态输出，并通过OE控制，这对于CCD的驱动来说，容易实现灵活的电源管理。为了简化设计，固定Rφ2HV的电压幅值为典型值。在组成Iφ和Sφ的驱动电路时必须考虑CCD97驱动端的等效电容和电阻，如表2所示。

电路的时间常数：

又因为上升时间与时间常数的关系为：

为了满足最佳上升时间(200 ns)的要求，必须在EL7457驱动输出端串上一个小电阻，原理如图6所示。

图6中，FPGA_CLKI1，FPGA_CLKI2，FPGA_CLKI3，FPGA_CLKI4为FPGA产生的TTL时序。ARM_IOE为ARM核产生的门控信号，用来控制驱动脉冲Iφ1，2，3，4的开关。由于理论与实际计算的误差，输出串接电阻R9，R10，R13，R14将通过硬件调试过程确定，以产生驱动CC97工作的最佳波形。同理，FPGA_CLKS1，FPGA_CLKS2，FPGA_CLKS3，FPGA_CLKS4为FPGA产生的TTL时序。ARM_SOE为ARM产生的门控信号，输出串接电阻待定。
在Rφ1，2，3产生电路中，因为其电压摆幅要求为0～12 V，故给它加以12 V的电源(见图7)。

它的驱动频率为11 MHz，输出的上升时间不需要串接电阻调节，可达10 ns。同理，FPGA_CLKR1，FP-GA_CLKR2，FPGA_CLKR3为FPGA产生的10 MHz的驱动时序，ARM_ROE为ARM产生的门控信号。这里还产生了一路控制行数据丢弃DG(Dump Gate)门控信号。该信号的摆幅同Rφ1，2，3。以上电路的连接均通过Multisim仿真，仿真波形如图8、图9所示。