多路串行LVDS信号转发电路 的设计与实现

O 引言
现代雷达和通讯系统中的电磁环境越来越复杂。为了保证系统控制命令的准确下发，提高控制信号的抗干扰能力，并兼顾降低系统功耗，可采用串行LVDS信号格式来设计转发电路。

1 终端处理系统的构成
某终端处理系统需对前级五台接收机实施工作状态的控制。终端设备控制命令字是采用28bit串行LVDS信号发射的，五台接收机收到控制命令字后各自对命令进行译码，然后再执行相应的动作。错误的动作会导致接收机上报终端设备的实测数据出错，因而在终端设备和五台接收机之间有一台信号转发器，以用于将终端设备的控制命令字转发给五台接收机，同时将接收机上报的实测数据(也是串行LVDS信号格式)转发给由终端处理机、终端录取机和显控计算机等组成的终端设备，其系统构成如图1所示。

由于进出信号转发器的信号类型较多，而且电源分机的+28V、±12V、±5V供电也要经信号转发器供给其它接收机，因此，信号转发器内部的电磁环境非常复杂。本文主要介绍终端设备控制命令字的下发通路，即对信号转发器中28 bit串行LVDS命令字转发电路的设计加以论述。

2 芯片选择
终端设备控制命令字可由SN65LVDS93芯片将28 bit并行格式转变为28 bit串行LVDS格式向外发射。该芯片可将28 bit数据分为四组，每组7 bit串行LVDS信号，再加上一组7倍于并行数据时钟的LVDS时钟信号，共有五组LVDS信号。图2所示是SN65LVDS93芯片的功能框图。该终端处理系统约定的系统时钟是20 MHz，因此，7 bit串行LVDS信号的传输率是7x20=140 Mbps。而要把每组LVDS串行信号一分五分发到五台接收机，且接收端每台接收机收到的五组LVDS串行信号在时序上要保持一致，即每组时序都如图3所示。这样才能保证五台接收机收到的命令在时间轴上是一致的，从而保证命令码中的控制动作一致。