新闻中心

EEPW首页 > 消费电子 > 设计应用 > 用CS43L42音频解码器和EP7212嵌入式处理器设计的MP3文件播放系统

用CS43L42音频解码器和EP7212嵌入式处理器设计的MP3文件播放系统

——
作者: 时间:2006-07-13 来源: 收藏
摘要:介绍了CIRRUS LOGIC公司生产的音频解码芯片CS43L42与嵌入式处理器EP7212的接口实现方法,分析了基于嵌入式处理器EP7212/7312和CS43L42芯片的MP3文件播放系统,给出了由其组成的完整硬件连接图和有效的软件实现方法。

    关键词:嵌入式处理器;数字音频接口DAI;CS43L42;MP3;EP7212

1 引言

目前存储声音信息的音频数据格式主要有PCM文件、VOC文件、MIDI文件、MP3文件等。对导航系统来说,要实现音频文件的播放,存储器容量是一个需要考虑的问题。由于导航系统的存储空间有限,所以要求存储的文件压缩率高。与其它文件格式相比,MP3音频文件具有较高的压缩率和不逊色于CD的音质,所以在导航系统中音频文件的存储选用MP3格式。

MP3的全称为MPEG1 Layer-3音频文件,MPEGMoving Picture Experts Group在汉语中译为活动图像专家组,特指活动影音压缩标准。MPEG音频文件是MPEG1标准中的声音部分,也叫MPEG音频层,它根据压缩质量和编码复杂程度划分为三层,即Layer1、Layer2、Layer3,分别对应MP1、MP2、MP3这三种声音文件,并根据不同的用途,使用不同层次的编码。MPEG音频编码的层次越高,编码器越复杂,压缩率也越高,MP1和MP2的压缩率分别为4:1和6:1~8:1,而MP3的压缩率则高达10:1~12:1,也就是说,一分钟CD音质的音乐,未经压缩需要10MB的存储空间,而经过MP3压缩编码后只有1MB左右。不过MP3对音频信号采用的是有损压缩方式,为了降低声音失真度,MP3采取了“感官编码技术”,即编码时先对音频文件进行频谱分析,然后再用过滤器滤掉噪音电平,接着通过量化的方式将剩下的每一位重新排列,最后形成具有较高压缩率的MP3文件,从而使压缩后的文件在回放时能够达到比较接近原音源的声音效果。

    虽然MP3是一种有损压缩方式,但它以极小的声音失真换来较高的压缩比,因此在较多的场合得以应用。尤其是随着数字技术的发展,MP3压缩方式在便携式电子产品中得到了越来越广泛的应用,深受追求时尚、新潮的青年朋友的喜爱。

2 CS43L42播放芯片

CS43L42是CIRRUS LOGIC公司生产的音频解码芯片,它可工作在1.8~3.3V,关掉线性放大器时功耗仅16mW非常适合于MP3、MD播放器等低功耗场合的应用。该芯片是一款完全意义上的数模转换器,它包括1bit D/A转换、模拟滤波、音量控制、线性电压输出以及耳机放大器。通过改变主频率,其允许的输入采样频率可从2k~100kHz变化。该器件具有数字重音、峰值限制和去加重等特性。此外,由于采用了POPGUARD技术,CS43L42还可有效防止加电、断电时产生的瞬间冲击。

CS43L42具有DAI接口,能够与嵌入式处理器EP7212/7312较好的配合。它具有三种模式:双线模式、SPI模式、STAND ALONE模式。通过引脚CP/SA和AD0/CS/DEM0置相应状态可以设置这三种模式。当CP/SA引脚为低电平时,芯片为STAND ALONE模式,当CP/SA为高电平时,只要检测到引脚AD0/CS/DEM0电平从低到高变化,则进入SPI模式,否则为双线模式。在STAND ALONE模式下,可用SCL/CCLK/DIF1和SDA/CDIN/DIF0引脚来设置数据、左/右时钟以及主时钟之间的关系。在双线模式和SPI模式下,则可以通过对寄存器进行操作来实现静音、声道衰减和音量控制等功能。图1是CS43L42的内部原理图,图2是该芯片的引脚排列示意图,各引脚的功能如下:

1脚(RST):复位信号,低有效。

2脚(LRCK):左/右帧同步。

3脚(SDATA):串行音频数据,数据随串行时钟引入。

4脚(AD0/CS/DEM0):在SPI模式下,用于使能控制端口。

5脚(SCLK/DEM1):位时钟,等于MCLK的1/2,每帧有128位。

6脚(VL):数字电源电压,典型值为1.8V~3.3V。

7脚(MCLK):2x过采样时钟,仅在从模式下输入。

图3

    8脚(SCL/CCLK/DIF1):串行控制接口时钟。

9脚(SDA/CDIN/DIF0):串行控制数据输入输出。

10脚(N.C.):无连接,悬空。

11脚(CP/SA):控制模式和等待模式控制。

12脚(VQ_HP):耳机静态电压接口。

13脚(REF_GND):连接到模拟地。

14脚(FILT+):正向基准电压,用于内部采样电路。

15脚(VQ_LINE):线输出静态电压接口。

1621脚(HP_A,HP_B):耳机输出。

17脚(GND):连接到模拟地。

18脚(VA):模拟电源电压,典型值为1.8V~3.3V。

19脚(VA_LINE):线性扩音器电源端,典型值在1.8V~3.3V。

20脚(VA_HP):耳机放大电源端,典型值为0.9V~3.3V。

22,23脚(AOUTB AOUTA):模拟输出端。

24脚(MUTEC):静音控制。

3 CS43L42的硬件连接电路

如系统中芯片工作在STAND_ALONE模式,则将DIF1、DIF0分别设置为低、高电平表示接收左起有效的24位数据。图3是CS43L42的典型外围连接电路。图中的电容C由下式给出:

C=(RL+560)/[4π Fs(RL



评论


相关推荐

技术专区

关闭