首页  资讯  商机   下载  拆解   高校  招聘   杂志  会展  EETV  百科   问答  电路图  工程师手册   Datasheet  100例   活动中心  E周刊阅读   样片申请
EEPW首页 >> 主题列表 >> verilog hdl

verilog hdl 文章 进入verilog hdl技术社区

Verilog HDL 设计模拟

  • Verilog HDL 不仅提供描述设计的能力,而且提供对激励、控制、存储响应和设计验证的建模能力。激励和控制可用初始化语句产生。验证运行过程中的响应可以作为 “ 变化时保存 ” 或作为选通的数据存储。最后,设计验证可以通过在初始化语句中写入相应的语句自动与期望的响应值比较完成。
  • 关键字: Verilog  HDL  设计模拟  

用硬件描述语言设计复杂数字电路的优点

  • 以前的数字逻辑电路及系统的规模的比较小而且简单,用电路原理图输入法基本足够了。但是一般工程师需要手工布线,需要熟悉器件的内部结构和外部引线特点,才能达到设计要求,这个工作量和设计周期都不是我们能想象的。现在设计要求的时间和周期都很短,用原理图这个方法显然就不符合实际了。
  • 关键字: Verilog  HDL  虚拟接口联盟  

Verilog数据类型

  • 线网类型。 net type 表示 Verilog 结构化元件间的物理连线。它的值由驱动元件的值决定,例如连续赋值或门的输出。如果没有驱动元件连接到线网,线网的缺省值为 z 。
  • 关键字: Verilog  数据类型  

Verilog语言要素

  • Verilog HDL 中的标识符 (identifier) 可以是任意一组字母、数字、 $ 符号和 _( 下划线 ) 符号的组合,但标识符的第一个字符必须是字母或者下划线。另外,标识符是区分大小写的。
  • 关键字: Verilog  语言要素  VHDL  

HDL语言种类

  • HDL 语言在国外有上百种。高等学校、科研单位、 EDA 公司都有自己的 HDL 语言。现选择较有影响的作简要介绍。
  • 关键字: HDL  VHDL  种类  

Verilog HDL和VHDL的比较

  • 这两种语言都是用于数字电子系统设计的硬件描述语言,而且都已经是 IEEE 的标准。 VHDL 1987 年成为标准,而 Verilog 是 1995 年才成为标准的。这个是因为 VHDL 是美国军方组织开发的,而 Verilog 是一个公司的私有财产转化而来的。为什么 Verilog 能成为 IEEE 标准呢?它一定有其优越性才行,所以说 Verilog 有更强的生命力。
  • 关键字: Verilog  VHDL  HDL  

Verilog HDL基础之:Verilog HDL语言简介

  • Verilog HDL是硬件描述语言的一种,用于数字电子系统设计。它允许设计者用它来进行各种级别的逻辑设计,可以用它进行数字逻辑系统的仿真验证、时序分析、逻辑综合。它是目前应用最广泛的一种硬件描述语言之一。Verilog HDL是在1983年由GDA公司的Phil Moorby首创的。
  • 关键字: VerilogHDL  VHDL  Verilog-XL  华清远见  

基于FPGA光电容积脉搏波参数检测的IP核设计

  • 文章简要介绍了从光电容积脉搏波中提取出的特征值有助于在医学领域中分析人体的病理特征。为了检测脉搏波的血流参数,整个系统采用Altera公司cyclone系列的FPGA开发平台,运用硬件语言Verilog HDL编程设计了波形参数的检测模块,通过设计IP核进行数据处理并实现了脉搏波的实时检测。使用了QuartusⅡ、Icarus verilog和GTKwave软件进行综合仿真,并通过FPGA原型验证。创新点在于采用FPGA通过硬件的方式提高了实时检测的速度,降低了开发成本,增强了可携带性。
  • 关键字: 病理特征  Verilog  原型验证  

CPLD/FPGA在数字通信系统的应用

  • 1 引言近年来,由于微电子学和计算机技术的迅速发展,给EDA技术行业带来了巨大的变化。 HDL(hardware description language)硬件描述语言是一种描述电路行为的
  • 关键字: Verilog  CPLD  FPGA  HDL  汉明码  

基于FPGA步进电机驱动控制系统的设计

  • 通过对步进电机的驱动控制原理的分析,利用Verilog语言进行层次化设计,最后实现了基于FPGA步进电机的驱动控制系统。该系统可以实现步进电机按既定角度和方向转动及定位控制等功能。仿真和综合的结果表明,该系统不但可以达到对步进电机的驱动控制,同时也优化了传统的系统结构,提高了系统的抗干扰能力和稳定性,可用于工业自动化、办公自动化等应用场合。
  • 关键字: 步进电机  Verilog  FPGA  

带I2C接口的时钟IP核设计与优化

  • 采用FPGA可编程逻辑器件和硬件描述语言Verilog实现了时钟IP核数据传输、调时和闹铃等功能设计.在此基础上,分析和讨论IP核功能仿真和优化的方法,并通过Modelsim仿真工具和Design Compile逻辑综合优化工具对设计进行仿真、综合和优化,证明了设计的可行性.
  • 关键字: Verilog  时钟IP核  Modelsim仿真  

基于FPGA的串行接口SPI的设计与实现

  • SPI 总线是一个同步串行接口的数据总线,具有全双工、信号线少、协议简单、传输速度快等特点。介绍了SPI 总线的结构和工作原理,对4 种工作模式的异同进行了比较,并着重分析了SPI 总线的工作时序。利用Verilog 硬件描述语言编写出SPI 总线的主机模块,经ModelSim 仿真得出相应的仿真波形。
  • 关键字: SPI  同步串行接口  Verilog  

HDLC协议控制器的IP核方案及其实现

  • 介绍了HDLC协议控制器的IP核方案及实现方法,分别对发送和接收模块进行了分析,给出了仿真波形图。该设计采用Verilog HDL语言进行描述,用ModelSim SE 6.0进行了功能仿真。
  • 关键字: IP核  Verilog  HDLC协议控制器  

采用Verilog的数字跑表设计及实验

  • 本节通过Verilog HDL语言编写一个具有“百分秒、秒、分”计时功能的数字跑表,可以实现一个小时以内精确至百分之一秒的计时。
  • 关键字: 计数器  数字跑表  Verilog  

FPGA协处理器实现代码加速的设计

  • 本文主要研究了代码加速和代码转换到硬件协处理器的方法。我们还分析了通过一个涉及到基于辅助处理器单元(APU)的实际图像显示案例的基准数据均衡决策的过程。该设计使用了在一个平台FPGA中实现的一个嵌入式PowerPC。
  • 关键字: 协处理器  代码加速  HDL  
共198条 4/14 |‹ « 2 3 4 5 6 7 8 9 10 11 » ›|

verilog hdl介绍

Verilog HDL是一种硬件描述语言(HDL:Hardware Discription Language),是一种以文本形式来描述数字系统硬件的结构和行为的语言,用它可以表示逻辑电路图、逻辑表达式,还可以表示数字逻辑系统所完成的逻辑功能。   Verilog HDL和VHDL是目前世界上最流行的两种硬件描述语言,都是在20世纪80年代中期开发出来的。前者由Gateway Design Aut [ 查看详细 ]

热门主题

树莓派    linux   
关于我们 - 广告服务 - 企业会员服务 - 网站地图 - 联系我们 - 征稿 - 友情链接 - 手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
备案 京ICP备12027778号-2 北京市公安局备案:1101082052    京公网安备11010802012473