首页  资讯  商机   下载  拆解   高校  招聘   杂志  会展  EETV  百科   问答  电路图  工程师手册   Datasheet  100例   活动中心  E周刊阅读   样片申请
EEPW首页 >> 主题列表 >> 逻辑综合

逻辑综合 文章

硬件描述语言Verilog HDL设计进阶之: 逻辑综合的原则以及可综合的代码设计风格

  • 用always块设计纯组合逻辑电路时,在生成组合逻辑的always块中,参与赋值的所有信号都必须有明确的值,即在赋值表达式右端参与赋值的信号都必需在always @(敏感电平列表)中列出。
  • 关键字: VerilogHDL  逻辑综合  FPGA  

一种基于Logical Effort理论的IC设计方法解析

  • 本文分析了传统IC设计流程存在的一些缺陷,并且提出了一种基于Logical Effort理论的全新IC设计方法。
  • 关键字: RTL代码  逻辑综合  LogicalEffort  

在FPGA设计环境中加时序约束的技巧

  • 为了让逻辑综合器和布局布线器能够根据时序的约束条件找到真正需要优化的路径,我们还需要对时序报告进行分析,结合逻辑综合器的时序报告,布线器的时序报告,通过分析,可以看出是否芯片的潜能已经被完全挖掘出来.
  • 关键字: 时序报告  逻辑综合  布局布线器  

约束设置与逻辑综合在SoC设计中的应用

  • 摘要:介绍了约束设置与逻辑综合在SoC设计中的应用,并以一款SoC芯片ZSU32的设计为例,详细讨论了系统芯片...
  • 关键字: SoC  约束设置  逻辑综合  

基于Verilog的顺序状态逻辑FSM设计与仿真

共5条 1/1 1

逻辑综合介绍

您好,目前还没有人创建词条逻辑综合!
欢迎您创建该词条,阐述对逻辑综合的理解,并与今后在此搜索逻辑综合的朋友们分享。    创建词条

热门主题

FPGA    DSP    MCU    示波器    步进电机    Zigbee    LabVIEW    Arduino    RFID    NFC    STM32    Protel    GPS    MSP430    Multisim    滤波器    CAN总线    开关电源    单片机    PCB    USB    ARM    CPLD    连接器    MEMS    CMOS    MIPS    EMC    EDA    ROM    陀螺仪    VHDL    比较器    Verilog    稳压电源    RAM    AVR    传感器    可控硅    IGBT    嵌入式开发    逆变器    Quartus    RS-232    Cyclone    电位器    电机控制    蓝牙    PLC    PWM    汽车电子    转换器    电源管理    信号放大器    树莓派    linux   
关于我们 - 广告服务 - 企业会员服务 - 网站地图 - 联系我们 - 征稿 - 友情链接 - 手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
备案 京ICP备12027778号-2 北京市公安局备案:1101082052    京公网安备11010802012473