首页  资讯  商机   下载  拆解   高校  招聘   杂志  会展  EETV  百科   问答  电路图  工程师手册   Datasheet  100例   活动中心  E周刊阅读   样片申请
EEPW首页 >> 主题列表 >> 系统级封装

系统级封装 文章

用于电源SiP的半桥MOSFET集成方案研究

  • 系统级封装(System in Package,SiP)设计理念是实现电源小型化的有效方法之一。然而,SiP空间有限,功率开关MOSFET的集成封装方案对电源性能影响大。本文讨论同步开关电源拓扑中的半桥MOSFET的不同布局方法,包括基板表面平铺、腔体设计、3D堆叠等;以及不同的电源互连方式,包括键合、铜片夹扣等。从封装尺寸、载流能力、热阻、工艺复杂度、组装维修等方面,对比了不同方案的优缺点,为电源SiP的设计提供参考。
  • 关键字: 系统级封装  腔体  3D堆叠  键合  铜片夹扣  202112  MOSFET  

芯片叠层型系统级封装设计优化方法

  • 芯片叠层封装是一种三维封装技术,不但可以提高封装效率、产品集成度和器件运行速度,且可以将可编程逻辑门阵列器件与处理器、存储芯片、数模转换器件等一起封装,实现器件的多功能化和系统化。以航天小型化计算机为例,分析了芯片叠层型系统封装设计中存在的典型问题。结合可编程逻辑门阵列器件的I/O可定义和叠层封装结构特点,提出了一种基于氮化铝衬底材料的BCB/Cu薄膜多层转接板完成芯片间高密度互连和电磁屏蔽优化新方法,并完成小型化计算机系统级封装模块研制。
  • 关键字: 计算机  系统级封装  芯片叠层  苯并环丁烯  转接板  201804   

3D IC技术蓄势待发 量产化仍需时间

  •   IC/SoC业者与封测业者合作,从系统级封装(System In Package;SIP)迈向成熟阶段的2.5D IC过渡性技术,以及尚待克服量产技术门槛的3D IC立体叠合技术;藉矽穿孔(TSV)、中介板(Interposer)等关键技术/封装零组件的协助下,在有限面积内进行最大程度的晶片叠加与整合,进一步缩减SoC晶片面积/封装体积并提升晶片沟通效率。   摩尔定律渐趋瓶颈 IC封装朝立体天际线发展   过去40年来,摩尔定律(Moore’s Law)「每18个月电晶体数量/效能增
  • 关键字: SoC  系统级封装  

欧洲旨在成为下一代“智能系统”的领导者

  •   近日,欧洲新研究项目的合作伙伴发布了多国/多学科智能系统联合设计(SMAC)项目的内容细节。这项重要的三年期合作项目旨在为智能系统设计创造先进的设计整合环境(SMAC 平台),欧盟FP7(FP7-ICT-2011-7)项目为智能系统项目提供部分资金支持。智能系统是指在一个微型封装内整合多种功能的微型智能设备,这些功能包括传感器、执行器、运算功能、无线网络连接和能量收集功能。在节能、医疗、汽车、工厂自动化以及消费电子等应用领域,智能系统将是下一代产品设备的重要组件。SMAC项目的目标是通过降低智能系统的
  • 关键字: 芯片堆叠  系统级封装  

图像传感与处理是否集成?

数字射频技术对手机电路设计带来的影响

怎样应对Edge技术给无线手机平台的设计挑战

共7条 1/1 1

系统级封装介绍

  系统级封装是一种新型封装技术,其在单一封装结构内部,将1个以上的裸芯片和其它元件或组件集成于一体,从而实现电子产品完整的系统或子系统功能。系统级封装的概念与多芯片组件(MCM)和多芯片封装(MCP)有些相似,但更强调其系统集成的功能。  系统级封装一般分为两种基本的封装结构形式,即芯片平面贴装的二维封装结构和芯片垂直叠装的三维封装结构。  在二维封装结构中,芯片是并排水平贴装在基板上的,贴装时 [ 查看详细 ]

热门主题

树莓派    linux   
关于我们 - 广告服务 - 企业会员服务 - 网站地图 - 联系我们 - 征稿 - 友情链接 - 手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
备案 京ICP备12027778号-2 北京市公安局备案:1101082052    京公网安备11010802012473