首页  资讯  商机   下载  拆解   高校  招聘   杂志  会展  EETV  百科   问答  电路图  工程师手册   Datasheet  100例   活动中心  E周刊阅读   样片申请
EEPW首页 >> 主题列表 >> 时序收敛

时序收敛 文章

加速时序签收步伐,应对复杂设计挑战

  • 目前,花费在时序收敛与签收(Timing closure and signoff)上的时间接近整个设计实现流程时间的40%,复杂设计对实现时序收敛提出了更高的要求。但在Cadence公司芯片实现之签收与验证部门,公司副总裁Anirudh Devgan看来,传统的签收流程却没能跟上这种需求的步伐。为帮助系统级芯片(SoC)开发者加速时序收敛
  • 关键字: EDA设计  时序收敛  

Plunify从Lanza techVentures获得融资

  •   开创性FPGA软件供应商Plunify® Pte. Ltd.今日宣布,从早期风险资本投资公司Lanza techVentures获得一轮融资。   此次所获投资将被用于发展Plunify的销售和技术支持渠道,扩展其市场团队,以推动专用于FPGA设计的InTimeTM时序收敛加速软件。Lanza techVentures总经理Lucio Lanza将成为Plunify董事会的一员。Lanza techVentures的自由合伙人Mark Templeton将担任公司顾问。   Lanza t
  • 关键字: FPGA  Plunify  时序收敛  

用Synplify Premier加快FPGA设计时序收敛

  • 传统的综合技术越来越不能满足当今采用 90 纳米及以下工艺节点实现的非常大且复杂的 FPGA 设计的需求了。问题是传统的 FPGA 综合引擎是基于源自 ASIC 的方法,如底层规划、区域内优化 (IPO,In-place Optimization) 以
  • 关键字: Synplify  Premier  FPGA  时序收敛    

面向有挑战性功能块的时序收敛技术

  • 摘要:时序收敛始终是高性能处理器的一个大问题。如测试尺寸、有用偏斜等平常技术可能不足以解决某些案...
  • 关键字: 时序收敛  物理设计  
共4条 1/1 1

时序收敛介绍

您好,目前还没有人创建词条时序收敛!
欢迎您创建该词条,阐述对时序收敛的理解,并与今后在此搜索时序收敛的朋友们分享。    创建词条

热门主题

FPGA    DSP    MCU    示波器    步进电机    Zigbee    LabVIEW    Arduino    RFID    NFC    STM32    Protel    GPS    MSP430    Multisim    滤波器    CAN总线    开关电源    单片机    PCB    USB    ARM    CPLD    连接器    MEMS    CMOS    MIPS    EMC    EDA    ROM    陀螺仪    VHDL    比较器    Verilog    稳压电源    RAM    AVR    传感器    可控硅    IGBT    嵌入式开发    逆变器    Quartus    RS-232    Cyclone    电位器    电机控制    蓝牙    PLC    PWM    汽车电子    转换器    电源管理    信号放大器    树莓派    linux   
关于我们 - 广告服务 - 企业会员服务 - 网站地图 - 联系我们 - 征稿 - 友情链接 - 手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
备案 京ICP备12027778号-2 北京市公安局备案:1101082052    京公网安备11010802012473