新闻中心

EEPW首页 > 嵌入式系统 > 设计应用 > EPP高速数据采集与LabVIEW接口实现

EPP高速数据采集与LabVIEW接口实现

作者:时间:2013-05-03来源:网络收藏
1 引言

可以实现PC机的接口很多,如ISA,PCI,,USB等,其中最容易实现,而且性能很稳定的模式就是模式。指增强型并行接口标准(Enhanced Parallel Port),他电路实现简单、时序稳定、与所有软件接口容易实现、支持各种采样速度,是用做比较理想的接口。
是现在应用广泛的虚拟仪器开发软件,他将与分析上的大多数方法都模块化,以供用户任意组合。其强大的图形显示能力及数据分析处理能力,不但降低了软件开发难度,而且提高了用户界面的可视性。

驱动EPP接口进行数据采集,不但实现方法简单,而且可以利用的显示与分析工具,免去了买采集卡的昂贵费用和复杂的图形界面程序编写,具有经济上和实现上的双重优势。

2 采集卡硬件电路设计

EPP模式实现了主机驱动的非对称双向数据传输,系统可获得500 kB/s~2 MB/s的传输率。他是面向主机总线的,其所有的时序都由主机发出。首先,主机发出一个时序周期,然后把寻址地址发送到总线上,当主机产生地址选通信号时,地址就由外部电路锁存。数据传输由数据选通信号进行。当被寻址器件应答一个准备好信号时,这个周期就被接收了[1]。

EPP提供了数据写周期、数据读周期、地址写周期、地址读周期4种数据传送周期。图1为常用的EPP握手硬件电路。每个读写周期都会按照图1所示时序由硬件产生握手信号。其中握手信号nWait之前的2个非门是为了进行一定的延时,以保证数据读周期内的正确性。

大于EPP总线传输率的采样需要用到(先入先出高速缓存),采样周期一般为主机先发出一个地址写周期,锁存地址信息,再发出控制命令,控制外设开始进行采样,然后等待数据写进满标志(FF)为低时,主机发出控制或地址命令停止采样,再将FI FO中数据读进主机。

FIFO常用的是IDT720X系列。A/D转换器应选用高速型。本设计选用的是IDT7203-35和Anal og公司的8位40 M的ADC9057840芯片。采样电路如图2所示。

AD9057采样周期如图3所示,在一个编码周期内的上升沿,芯片将Ain脚接入的模拟量转换为数 字量。FIFO在同一个周期的下降沿将信号锁存,因此AD9057可以与FIFO共用一个时钟信号。这样,在一个时钟周期内就可以完成一次采样工作。

上一页 1 2 下一页

评论


相关推荐

技术专区

关闭