双端口RAM在单片机系统中的应用

1引言

在对产品可靠性要求高的系统中,往往需要硬件冗余。有些设备不仅要求其在各种恶劣的天气下工作,而且要求长期不间断工作。为提高可靠性往往采用双CPU系统。平时主单片机系统工作,并将所处理的数据存储在外存,一旦主CPU系统出现故障,副CPU可切换上来,并利用公共外存的数据继续工作,而不需要人工干预。这时双端口RAM做为外存就是两个CPU之间信息传递的最好渠道。本文以美国IDT公司生产的IDT7130为例,阐述双端口RAM在最常用的80C31双机系统中的应用。

2 系统的基本结构及硬件框图

如图1所示,整个系统由2个8031最小系统、双端口RAM、故障探测及切换系统、程序监控系统、I／O转换电路、键盘显示电路及外部受控设备组成。

2个8031最小系统中,一个为主CPU（左边）,右边为副CPU系统。当两个CPU均为正常工作时,切换系统控制为主CPU系统工作,这时副CPU端的CE被屏蔽,同时键盘显示系统和I／O口由主CPU系统控制。切换系统不断地检测两个CPU系统的工作状况。

当切换系统检测出主CPU系统发生故障时,屏蔽掉左边的CE,而打开CE,同时将键盘显示系统及I／O交由副CPU系统控制。这时副CPU将接着主CPU系统刚刚中断的工作继续进行。由于副CPU系统所使用的是双端口RAM中同一地址的数据继续工作,所以从外部看不出切换过程的发生。

为了保证设备长期不间断运行的可靠性,特使用了看门狗电路（MAX813L）,这样首先从软件上保证程序运行的可靠性,最后又从双CPU切换来保证硬件上的可靠性。

由于键盘显示电路（8279）中用到了数　　据总线,所以使用了二片74HC245,并将RD、WR进行了二选一,245的方向也由PSEN及RD通过逻辑组合进行控制。

3 系统各部分工作原理

3 ．1 IDT7130的工作原理

IDT7130为1 kΩ×8位的静态双端口RAM,它采用高性能CEMOS工艺,典型功耗为325 MW,最大访问时间仅为20 ns。它带有两个自身控制,地址和I／O引脚的独立端口。它允许任何一个端口独立地读写存储器中的任何单元。为了避免双CPU系统对数据读写发生争用,其片内带有硬件端口仲裁电路,以保证双机有序地读写存储器中的任何单元。在MCS－51系列单片机中,由于没有READY延时线,所以不能使用这些仲裁电路,而需另设硬件电路来防止数据争用。