FPGA：数字示波器

与模拟示波器相比，数字示波器具有许多优势，例如能够捕获单个事件，并显示触发前发生的情况。

您只需将ADC和FPGA连接在一起，即可构建数字示波器。
这种特殊设计使用100MHz闪存ADC，因此我们正在构建一个100MSPS（每秒兆采样数）示波器。

这种示波器设计很有意思，因为它展示了现代 FPGA 的强大和实用性。 但是，如果您不熟悉 FPGA 技术，请记住，这不是本网站上最容易理解的设计。

HDL设计

或者如何在FPGA内部创建示波器逻辑。

• HDL 第 1 部分 - 基于 FIFO 的设计。

• HDL 第 2 部分 - 基于 RAM 的设计。

• HDL 第 3 部分 - 触发机制。

• HDL 第 4 部分 - 更多功能。

硬件

• 此设计是使用 Flashy 板创建的。

• 另请参阅有关如何构建简单示波器的“动手”页面。

软件

• 历史记录、功能、屏幕截图。

• 另请参阅干涉图案页面。

截屏

这是27MHz信号的视图，以100MHz采样，并使用“采样等效时间”技术重建。