新闻中心

EEPW首页 > 嵌入式系统 > 设计应用 > MSP430 时钟设置(一)

MSP430 时钟设置(一)

作者:时间:2016-08-03来源:网络收藏

  1、在单片机中一共有三个源:

本文引用地址:http://www.eepw.com.cn/article/201608/294949.htm

  一个LFXT1CLK,为低速/高速晶振源,通常接32.768khz,也可以接(400khz~8Mhz);

  一个为XT2CLK,外接标准高速晶振,通常是接8Mhz,也可以接(400khz~8Mhz);

  还有一个叫DCOCLK,为内部晶振,有RC震荡回路构成。

  2、在单片机内部一共有三个系统:

  一个为ACLK,通常由LFXT1CLK作为源,可以通过软件控制改时钟的分频系数树;

  一个为MCLK(Main CLK)一听就知道是主时钟单元,为系统内核提供时钟,它可以通过软件从三个时钟源选择;

  还有一个为SMCLK,称作辅助主时钟,也是可以由软件选择时钟源。

  Basic Clock Module Registers(基础时钟寄存器)

  DCO control register

  Basic clock system control 1

  Basic clock system control 2

  Basic clock system control 3

  SFR interrupt enable register 1

  SFR interrupt flag register 1

  3、的时钟设置包括3个寄存器,DCOCTL、BCSCTL1、BCSCTL2

  DCOCTL,DCO控制寄存器,地址为56H,初始值为60H

  DCO2

  DCO1

  DCO0

  MOD4

  MOD3

  MOD2

  MOD1

  MOD0

  DCO0~DCO2: DCO Select Bit,定义了8种频率之一,而频率由注入直流发生器的电流定义。

  MOD0~MOD4: Modulation Bit,频率的微调。

  一般不需要DCO的场合保持默认初始值就行了。

  BCSCTL1,Basic Clock System Control 1,地址为57H,初始值为84H

  XT2OFF

  XTS

  DIVA1

  DIVA0

  XT5V

  RSEL2

  RSEL1

  RSEL0

  RSEL0~RSEL2: 选择某个内部电阻以决定标称频率.0最低,7最高。

  RSEL0~RSEL2: 选择某个内部电阻以决定标称频率.0最低,7最高。

  XT5V: 1.

  DIVA0~DIVA1:选择ACLK的分频系数。DIVA=0,1,2,3,ACLK的分频系数分别是1,2,4,8;

  XTS: 选择LFXT1工作在低频晶体模式(XTS=0)还是高频晶体模式(XTS=1)。

  XT2OFF: 控制XT2振荡器的开启(XT2OFF=0)与关闭(XT2OFF=1)。

  正常情况下把XT2OFF复位就可以了.

  BCSCTL2,Basic Clock System Control 2,地址为58H,初始值为00H

  SEM1

  SELM0

  DIVM1

  DIVM0

  SELS

  DIVS1

  DIVS0

  DCOR

  DCOR: Enable External Resistor. 0,选择内部电阻;1,选择外部电阻

  DIVS0~DIVS1: DIVS=0,1,2,3对应SMCLK的分频因子为1,2,4,8

  SELS: 选择SMCLK的时钟源, 0:DCOCLK; 1:XT2CLK/LFXTCLK.

  DIVM0~1: 选择MCLK的分频因子, DIVM=0,1,2,3对应分频因子为1,2,4,8.

  SELM0~1: 选择MCLK的时钟源, 0,1:DCOCLK, 2:XT2CLK, 3:LFXT1CLK

  我用的时候一般都把SMCLK与MCLK的时钟源选择为XT2。

  其它:

  1. LFXT1: 一次有效的PUC信号将使OSCOFF复位,允许LFXT1工作,如果LFXT1信号没有用作SMCLK或MCLK,可软件置OSCOFF关闭LFXT1.

  2. XT2: XT2产生XT2CLK时钟信号,如果XT2CLK信号没有用作时钟MCLK和SMCLK,可以通过置XT2OFF关闭XT2,PUC信号后置XT2OFF,即XT2的关闭的。

  3. DCO振荡器:振荡器失效时,DCO振荡器会自动被选做MCLK的时钟源。如果DCO信号没有用作SMCLK和MCLK时钟信号时,可置SCG0位关闭DCO直流发生器。

  4. 在PUC信号后,由DCOCLK作MCLK的时钟信号,根据需要可将MCLK的时钟源另外设置为LFXT1或XT2,设置顺序如下:

  (1)清OSCOFF/XT2

  (2)清OFIFG

  (3)延时等待至少50uS

  (4)再次检查OFIFG,如果仍置位,则重复(1)-(4)步,直到OFIFG=0为止。

  (5)设置BCSCTL2的相应SELM。



关键词: MSP430 时钟

评论


相关推荐

技术专区

关闭