基于VHDL语言的按键消抖电路设计及仿真

按键开关是电子设备实现人机对话的重要器件之一。由于大部分按键是机械触点，在触点闭合和断开时都会产生抖动。为避免抖动引起误动作造成系统的不稳定，就要求消除按键的抖动，确保按键每按一次只做一次响应。随着可编程逻辑器件的综合性能的不断提高，它已经象单片机一样。广泛应用在各种数字逻辑领域。用可编程逻辑器件直接获取键盘信息也得到广泛的应用。这里提出用VHDL语言编程的有限状态机的设计方法来实现按键的消抖，经仿真分析和下载实现，这种方法设计的消抖电路能够很好地实现电路功能，进行快速按键时都能保证每按一次做一次的响应，且性能稳定。

1 按键抖动产生原因分析
绝大多数按键都是机械式开关结构，由于机械式开关的核心部件为弹性金属簧片，因而在开关切换的瞬间会在接触点出现来回弹跳的现象。虽然只是进行了一次按键，结果在按键信号稳定的前后出现了多个脉冲，如图1所示。如果将这样的信号直接送给微处理器扫描采集的话，将可能把按键稳定前后出现的脉冲信号当作按键信号，这就出现人为的一次按键但微处理器以为多次按键现象。为了确保按键识别的准确性，在按键信号抖动的情况下不能进入状态输入，为此就必须对按键进行消抖处理，消除抖动时不稳定、随机的电压信号。机械式按键的抖动次数、抖动时间、抖动波形都是随机的。不同类型的按键其最长抖动时间也有差别，抖动时间的长短和按键的机械特性有关，一般为5～10 ms，但是，有些按键的抖动时间可达到20 ms，甚至更长。所以，在具体设计中要具体分析，根据实际情况来调整设计。

2 按键消抖电路的设计
按键消抖一般采用硬件和软件消抖两种方法。硬件消抖是利用电路滤波的原理实现，软件消抖是通过按键延时来实现。在微机系统中一般都采用软件延时的消抖方法。在用可编程逻辑器件FPGA／CPLD设计数字系统中，也可以用VHDL语言设计相应的时序和逻辑电路，对按键信号进行处理，同样可以达到消抖目的。本文利用Altera公司的可编程逻辑器件CPLD和QuartusⅡ，设计性能可靠的按键消抖电路。
2．1 按键消抖电路设计原理
按键消抖的关键是提取稳定的低电平(或高电平)状态，滤除按键稳定前后的抖动脉冲。在用基于VHDL语言的时序逻辑电路设计按键消抖电路时，可以用一个时钟脉冲信号对按键状态进行取样，当第一次采样到低电平时，启动延时电路，延时结束后，再对按键信号进行连续三次取样，如果三次取样都为低电平，则可以认为按键已经处在稳定状态，这时输出一个低电平的按键确认信号，如果连续三次的取样中，至少有一次是高电平，则认为按键仍处在抖动状态，此时不进行按键确认，按键输出信号为高电平。