基于RocketIO接口的高速互连应用研究与实现
3 RocketIO接口的信号完整性设计
在实际应用中，参考时钟、电源供电以及高速传输线路的设计与布局是影响数据传输效果的最重要因素。为了保证Rocket IO能可靠工作，在RocketIO接口设计过程中需要注意以下的问题：
(1)电源供电。该系列FPGA器件中每个RocketIO高速串行收发器包括5类电源引脚，分别为MGTAVCCPLL，MGTAVCC，MGTAVTTRX，MGTAVTT TX，MGTAVTTRXC，这些引脚对噪声的影响都非常敏感，为了保证高速电路能够可靠工作，RocketIO需要和周围的噪声源进行隔离。因此需要对RocketIO收发器进行专门的供电，且每个供电引脚必须有独立的LC滤波网络，其连接关系如图5所示。本文引用地址：http://www.eepw.com.cn/article/149180.htm
(2)高速信号。RocketIO高速串行收发器采用高速差分信号线，由于所传输的差分信号频率很高，高速差分对走线应当有最高的优先级，两根差分信号线必须在长度上尽量匹配，长度失配会产生共模噪声和辐射，严重的失配会产生时钟抖动和不可预知的时序问题，差分线必须尽量匹配，端接电阻50 Ω和75 Ω可选，50 Ω用于芯片和芯片之间互连，75 Ω用于芯片和电缆之间互连；高速差分线不要打孔，要布在电路板中同一层。
(3)参考时钟。RocketIO不能使用经过数字时钟管理模块(DCM)倍频的参考时钟，因为DCM倍频会引入过大的时钟抖动，在RocketIO的高速数据传输条件下会引起不必要的错误。RocketIO的时钟由差分时钟输入后，只经过一级BUFG，将时钟引入FPGA的全局时钟树，然后直接连入到RocketIO的参考时钟引脚上。
4 测试验证
在完成硬件设计后，可利用ChipScope Proh分析工具测试RocketIO的工作性能，通过内置在收发器内的误码率测试器，设置RocketIO为串行闭环方式，并运行软件进行测试即可得到实时的数据传输状态。如图6所示可观察到链路上的传输特性，并可得误码率可达到10-12，符合设计指标要求。
5 结语
本文从Virtex5系列FPGA的RocketIO高速串行收发器入手，根据接口设计需要阐述了应用RapidIO协议和FC协议实现高速传输的设计思想及工作原理。并分析了高速传输在硬件设计过程需要注意的一些问题，为高速接口设计的研究奠定了基础，具有一定的科研价值和实践意义。
评论