基于ARM和FPGA的时间同步仪控制单元设计

摘要 以时间同步仪的功能为出发点，设计了基于ARM和FPGA的控制系统，该系统以ARM芯片S3C2440A为控制核心，在FPGA芯片XCS30的辅助控制下，完成了时间同步仪系统的人机交互、参数设定、电文处理、远程控制等功能。通过键盘操作，LED灯和LCD显示屏，实现了简洁的人机交互控制界面，并在人机交互模块的基础上完成了参数设定模块的设计。通过以太网控制器实现了电文处理，采用CRC校验法，在处理过程中对电文进行检验，确保电文处理的安全可靠，利用Telnet服务器实现了远程控制模块。
关键词 时间同步仪；S3C2440A；FPGA；Telnet

随着现代科技的发展，信息需求不断增加，卫星导航定位系统备受关注，应用也有了更加深入的发展。为实现卫星导航系统高质量的定位、导航和授时服务，地面站与卫星之间的时间同步就显得尤为重要。作为卫星导航系统的关键型技术和基本性能，时间同步直接影响系统的定位、导航和授时服务。
文中论述的时间同步仪控制单元设计方案是以ARM9芯片为主控制单元，FPGA芯片作为辅助控制单元。采用这个方案，可以有效简化时间同步仪控制系统的复杂性，同时提高整个控制系统的灵活性和可靠性。

1 系统的组成和工作原理
时间同步仪控制单元作为时间同步仪系统的控制中心，采用基于ARM核的32位嵌入式RISC微处理器，设计了微处理器与外围设备控制端口与数据端口的连接，分别包括了与FPGA-XCS30，LCD显示器PC4002、以太网MAC控制器DM9000和RS-232收发器的连接。图1为时间同步仪控制单元组成框图。

(1)网口控制：实现网络通信，远程登录操作控制板，并接收外部的导航电文信息以及发送导航电文信息。
(2)串口控制：两个串行端口，一个用于计算机通过超级终端登录进行系统调试，另一个用于与发射单板的通信。LCD显示控制：显示信息的缓存。显示信息包括控制信息、告警信息，完成人机交互。
(3)键盘／按键控制：用于通过监测并接收键盘控制信息，传递给ARM处理器。
(4)系统工作状态监控：监测各单板的插入状态、工作温度及电源供电情况，并对各单板的供电进行控制；通过I2C总线与各单板进行通信，控制其他单板工作状态，下发控制指令。
(5)ISA总线控制：实现各芯片与ARM处理器之间的通信。

2 系统硬件设计
2．1 ARM微处理器的选择
S3C2440A的核心处理器(CPU)是一款由AdvancedRISC Machines公司设计的16／32位ARM920T的RISC处理器。它的特点具体如下：
(1)ARM920T内核实现了MMU，AMBA BUS和Harvard高速缓冲体系结构。这一结构具有独立16 kB的指令Cache和16 kB的数据Cache。且每个都是由8字长的行组成。
(2)片上由一个LCD控制器、3个通道的UART、4通道的DMA、2通道的SPI和1通道的IIC-BUS接口。
(3)支持NAND Flash系统引导、系统管理器。
(4)支持Thumb／ARM双指令集，能很好的兼容8位／16位器件，大量使用寄存器，寻址方式灵活简单，指令执行速度更快，效率更高。
(5)处理器主频最高可达400 MHz。
综上所述，S3C2440A微处理器的工作频率提高了系统的运行速度，使得处理器可以顺利地运行于Windows CE，Linux等操作系统以较为复杂的信息处理，可减少软件开发时间；S3C2440A具有强大的内部中端，方便进行TCP／IP的轮询调用；S3C2440A具有丰富的外围设备资源，可简化微微电路中的扩展部分，降低系统的复杂度、减少系统成本。所以选S3C2440A作为该系统的核心处理器。