SPI接口与CRC算法在双DSP数据通信中的应用

　　摘要：提出了一种基于DSP28335片上SPI模块和CRC校验算法的数据通信方案。给出了接口电路设计、SPI模块驱动程序设计和求取CRC校验码的具体步骤，重点介绍了通信协议中从机发送请求机制和错误帧重发机制的实现，解决了SPI从机不能发起传输的问题，并提高了通信双方的差错检测能力。实验结果表明，该方案数据传输速度快，可靠性高，满足飞控计算机的性能要求。

　　关键字：SPI;CRC;TMS320F28335;双核通信;差错检测在基于双DSP架构的某型飞控计算机系统中，两片DSP分工协作，1片专用于导航信息的解算和传感器信息的综合处理，另1片专用于控制律解算和机载任务设备管理。借助双DSP强大的处理能力和丰富的片上资源，实现了电路结构的简化和DSP芯片的降额使用，满足飞控系统高性能、高可靠性的设计要求。

　　双DSP的分工协作离不开二者之间高效、可靠的数据通信。本系统最终选用SPI通信方式实现双DSP间的数据传输。

　　系统概述

　　系统总体结构

　　图1给出了双DSP架构飞控计算机的结构示意图。导航DSP完成导航信息的解算和传感器信息的综合处理，并将处理结果送至飞控DSP;飞控DSP据此完成控制律解算，并刷新舵面给定信息，实现无人机飞行姿态和航迹的实时调整。导航DSP和飞控DSP还要共同完成机载任务设备和离散量设备的管理，完成飞行任务。双DSP均选用TI公司面向控制领域的高性能浮点型数字信号处理器TMS320F28335。

　　TMS320F28335片上SPI模块遵循标准的SPI通信协议[3]，并具如下增强特性：有4种时钟模式可供选择，兼容各种不同时序特性的SPI设备;通信波特率有125种设置方案可供选择，在DSP全速工作时，速率达10Mbits/s以上;发送和接收均有16级FIFO可用，能够实现16字数据的连续发送/接收，减轻了CPU负担;发送和接收均支持中断方式，实时性高[7]。

　　SPI接口电路设计

　　接口电路设计如图2所示。其中SPISTE为从机使能信号， SPISIMO为主机发往从机的串行数据信号， SPISOMI为从机发往主机的串行数据信号， SPICLK为同步时钟信号。以上信号构成SPI通信协议所规定的4线制结构。另外，利用主机和从机的各3个I/O引脚作为握手信号，解决了SPI总线中从机无权发起数据传输的缺陷，并引入校验重发机制，进一步提高了数据通信的可靠性。

　　底层驱动设计

　　SPI模块初始化

　　(1) 主/从模式选择。考虑到系统在实际工作中，需由飞控DSP确定整个系统的运行时序，由飞控DSP决定是否读取以及何时读取导航DSP的解算结果，故将飞控DSP作为主机，导航DSP作为从机。

　　(2) 数据格式设定。程序每次写入发送缓冲寄存器的数据长度以及每次从接收缓冲寄存器读出的数据长度均为16 bit。

　　(3) 时钟模式选择。SPI协议使用串行时钟同步主/从双方的收/发操作，故一方的发送时刻与另一方的接收时刻必须严格匹配，否则将导致接收数据错位甚至丢失。综合比较4种时钟模式后认为，将主方配置为D模式，从方配置为A模式符合要求。图3给出了该种配置的时序对比。从图3可知，主机在串行时钟上升沿的半个周期之前发送数据，在串行时钟的上升沿接收数据;从机在串行时钟的下降沿发送数据，在串行时钟的上升沿接收数据。因此，接收方锁存数据的时刻总是比发送方发送数据的时刻延迟半个时钟周期，能够保证将数据准确锁存。

　　(4) 发送FIFO设置。发送FIFO通常与中断模式配合使用。主机与从机的发送FIFO中断触发阈值均设为0，即当发送FIFO为空时触发中断。注意，在初始化完成后，发送FIFO为空，满足发送中断的触发条件，而此时并不需要发送数据，因此必须屏蔽发送中断。

　　(5) 接收FIFO设置。接收FIFO也是与中断模式配合使用。主机与从机的接收FIFO中断阈值均设为16，即当接收FIFO满16个字时触发中断。

　　主机发送/从机接收的驱动设计

　　(1) 主机发送数据的驱动设计。主机首先将待发送的数据全部准备完毕，然后使能发送中断，在中断服务函数中将16字数据写入发送FIFO，硬件电路将自动开始发送，待发送FIFO为空时写入下个数据帧，如此往复，直至数据全部发送完毕，然后屏蔽发送中断，完成本次发送操作。

　　(2) 从机接收数据的驱动设计。当接收FIFO内存满一个数据帧后触发接收中断，在中断服务函数中将此数据帧读出。