- 基于40 nm CMOS工艺，设计了一种高速逐次逼近型模数转换器。本设计采用了非二进制冗余DAC技术来缓解ADC对建立时间和建立精度的要求，来提高ADC量化的准确性;采用带有预放大级的高速比较器来提高比较器的精度，同时减小后级Latch的回踢噪声，采用了两级Latch来进一步提高比较器的速度;采用基于锁存器的锁存单元来提高SAR逻辑控制电路的速度，并且采用了异步时序控制，不需要外部时钟，有利于提高SAR ADC的速度，并降低了设计的复杂度。设计的SAR ADC在160 MHz的采样频率下，在不同输入信号频
- 关键字：
高速通信 模数转换器 逐次逼近 非二进制 201803
非二进制介绍
您好，目前还没有人创建词条非二进制!
欢迎您创建该词条，阐述对非二进制的理解，并与今后在此搜索非二进制的朋友们分享。
创建词条
关于我们 -
广告服务 -
企业会员服务 -
网站地图 -
联系我们 -
征稿 -
友情链接 -
手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
京ICP备12027778号-2 北京市公安局备案：1101082052 京公网安备11010802012473
