- 本文探讨了如何使用相移时延技术来对主/从(Master/Slave)配置的多个DC/DC降压稳压器进行同步。
引言
在大多数需要通过单一输入源调节多路输出电压的步降电源转换应用中，开关稳压器会在向FPGA、DSP和微处理器提供负载点(POL)电源时，施加高输入均方根(RMS)电流和噪声。为解决此问题，设计工程师通常会采用高输入滤波(但有附加成本)，以减轻传导型电磁干扰(EMI)和/或辐射型电磁干扰，同时对较高的系统I2R功率损耗加以控制。
在使用音频放大器的系统中，设计工程师必须克服
- 关键字：
DC/DC 相移时延
相移时延介绍
您好，目前还没有人创建词条相移时延!
欢迎您创建该词条，阐述对相移时延的理解，并与今后在此搜索相移时延的朋友们分享。
创建词条
关于我们 -
广告服务 -
企业会员服务 -
网站地图 -
联系我们 -
征稿 -
友情链接 -
手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
京ICP备12027778号-2 北京市公安局备案：1101082052 京公网安备11010802012473
