首页　 资讯　 商机 　 下载　 拆解 　 高校　 招聘 　 杂志　 会展　 EETV　 百科 　 问答　 电路图　 工程师手册 　 Datasheet　 100例 　 活动中心　 E周刊阅读 　 样片申请
EEPW首页 >> 主题列表 >> 核查指令verilog

核查指令verilog 文章 进入核查指令verilog技术社区

采用通用核查指令降低Verilog设计中命题的复杂性

  • 对于集成电路设计工程师来说，把设计要点用命题注释可以提高程序的可读性，但是这会引出在综合过程中如何利用命题，并防止对命题综合从而影响逻辑输出的问题。本文比较了在Verilog 或 VHDL语言程序中不同的命题方法进行硬件设计验证的优点和缺点，所提出的白盒验证工具能够降低命题的复杂性。
  • 关键字： 核查指令Verilog  
共1条 1/1 1

核查指令verilog介绍

您好，目前还没有人创建词条核查指令verilog!
欢迎您创建该词条，阐述对核查指令verilog的理解，并与今后在此搜索核查指令verilog的朋友们分享。    创建词条

热门主题

树莓派    linux   
关于我们 - 广告服务 - 企业会员服务 - 网站地图 - 联系我们 - 征稿 - 友情链接 - 手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
备案 京ICP备12027778号-2 北京市公安局备案：1101082052    京公网安备11010802012473