首页　 资讯　 商机 　 下载　 拆解 　 高校　 招聘 　 杂志　 会展　 EETV　 百科 　 问答　 电路图　 工程师手册 　 Datasheet　 100例 　 活动中心　 E周刊阅读 　 样片申请
EEPW首页 >> 主题列表 >> 最小化互连延迟

最小化互连延迟 文章 进入最小化互连延迟技术社区

通过物理综合与优化提升设计性能

  • 逻辑优化、逻辑布局和最小化互连延迟都是实现最大性能的重要工作。时序驱动综合技术对设计性能提供了重大改进。影响时序驱动综合的限制因素是估计布线延迟的精度。
  • 关键字： 物理综合  最小化互连延迟  Virtex  
共1条 1/1 1

最小化互连延迟介绍

您好，目前还没有人创建词条最小化互连延迟!
欢迎您创建该词条，阐述对最小化互连延迟的理解，并与今后在此搜索最小化互连延迟的朋友们分享。    创建词条

热门主题

树莓派    linux   
关于我们 - 广告服务 - 企业会员服务 - 网站地图 - 联系我们 - 征稿 - 友情链接 - 手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
备案 京ICP备12027778号-2 北京市公安局备案：1101082052    京公网安备11010802012473