- 在PoE应用增长的同时，以太网PHY的尺寸也在迅速缩小。目前，以太网PHY大多使用90nm技术制造，但芯片制造商即将推出采用65nm工艺技术制造的尺寸更小的产品。事实表明，采用这些先进的制造工艺时，在CMOS上实现有效的芯片级ESD保护是不切实际的，因为芯片面积太小无法提供系统级鲁棒性，另外要实现有效的芯片级保护成本也过高。为满足全球标准的要求、并保证系统的可靠性，时下基于以太网的系统设计越来越强烈地要求使用更好的片外电路保护。
- 关键字：
模式 电压 差分 抵御 接口 如何 PoE
抵御介绍
您好，目前还没有人创建词条抵御!
欢迎您创建该词条，阐述对抵御的理解，并与今后在此搜索抵御的朋友们分享。
创建词条
关于我们 -
广告服务 -
企业会员服务 -
网站地图 -
联系我们 -
征稿 -
友情链接 -
手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
京ICP备12027778号-2 北京市公安局备案：1101082052 京公网安备11010802012473
