首页　 资讯　 商机 　 下载　 拆解 　 高校　 招聘 　 杂志　 会展　 EETV　 百科 　 问答　 电路图　 工程师手册 　 Datasheet　 100例 　 活动中心　 E周刊阅读 　 样片申请
EEPW首页 >> 主题列表 >> 嵌入式处理器外设设计挑战

嵌入式处理器外设设计挑战 文章 进入嵌入式处理器外设设计挑战技术社区

利用SOPC Builder解决嵌入式处理器外设设计挑战

  •  　新产品开发成本的不断提高要求用新方法来采用标准产品以满足确切的产品需求。本文介绍的SOPC Builder工具充分利用当今CPLD及FPGA的密度、特性及性能来扩展标准处理器的外设，通过实现新型交换网互连，该工具为提高系统性能以及增加系统其他功能创造了机会。  　　随着新产品开发成本的不断提高，新型嵌入式处理器开发将主要瞄准各种通用解决方案或特定大批量应用。要采用通用解决方案，处理器很可能需要有80%的外设，而特定大批量应用则可能需要采用100%的外设。为能在有些略微不同
  • 关键字： 嵌入式处理器外设设计挑战  
共1条 1/1 1

嵌入式处理器外设设计挑战介绍

您好，目前还没有人创建词条嵌入式处理器外设设计挑战!
欢迎您创建该词条，阐述对嵌入式处理器外设设计挑战的理解，并与今后在此搜索嵌入式处理器外设设计挑战的朋友们分享。    创建词条

热门主题

树莓派    linux   
关于我们 - 广告服务 - 企业会员服务 - 网站地图 - 联系我们 - 征稿 - 友情链接 - 手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
备案 京ICP备12027778号-2 北京市公安局备案：1101082052    京公网安备11010802012473