- 习题呢,来自夏雨闻老师的那本教材,就挑几个感觉自己做着有点难度的写写吧
这个题呢刚开始我是没看明白,记得书上只讲了我们习惯上的用法,这种用法我是没见过,问了下别人才知道,Verilog中一般是左高右低。第一个没问题,第二个,input [0:2] IP,习惯上我们这样写 input [2:0] IP,这里两个是等价的,即表示第0 .1 .2 三位。第三个,wire [16:23] A,也是,左高右低,表示第16.17.....22. 23位,左高右低就这样记就好了。
- 关键字:
FPGA 夏雨闻 寄存器
夏雨闻介绍
您好,目前还没有人创建词条夏雨闻!
欢迎您创建该词条,阐述对夏雨闻的理解,并与今后在此搜索夏雨闻的朋友们分享。
创建词条
关于我们 -
广告服务 -
企业会员服务 -
网站地图 -
联系我们 -
征稿 -
友情链接 -
手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司

京ICP备12027778号-2 北京市公安局备案:1101082052 京公网安备11010802012473