- 提出了一种基于嵌入式系统的高速、可配置RSA密码协处理器的ASIC设计方案，可实现256 bit到2 048 bit的RSA加密运算。为了提高运算速度，采用改进的高基模乘算法和流水线结构；为了消除协处理器与内存之间的通信速度瓶颈，使用DMA直接访问方式；同时，数据输入输出都使用双口存储体，形成加解密数据流，本文将该加解密协处理器简称为SPU（Streaming Processing Unit）。
- 关键字：
加解密协处理器 ASIC设计 蒙哥马利乘法
加解密协处理器介绍
您好，目前还没有人创建词条加解密协处理器!
欢迎您创建该词条，阐述对加解密协处理器的理解，并与今后在此搜索加解密协处理器的朋友们分享。
创建词条
关于我们 -
广告服务 -
企业会员服务 -
网站地图 -
联系我们 -
征稿 -
友情链接 -
手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
京ICP备12027778号-2 北京市公安局备案：1101082052 京公网安备11010802012473
