- 在数字通信系统中，同步技术是非常重要的，而位同步是最基本的同步。位同步时钟信号不仅用于监测输入码元信号，确保收发同步，而且在获取帧同步及对接收的数字码元进行各种处理的过程中也为系统提供了一个基准
- 关键字：
FPGA DPLL 位同步时钟
- 本文比较了两种常用位同步提取电路的优缺点，在此基础上提出了一种基于CPLD/FPGA、用于数字通信系统的新型快速位同步方案。此方案借助Altera的设计工具设计了位同步提取电路，并利用FPGA予以实现，同时给出了该电路的仿真试验波形图。
- 关键字：
位同步时钟 方案
位同步时钟介绍
您好，目前还没有人创建词条位同步时钟!
欢迎您创建该词条，阐述对位同步时钟的理解，并与今后在此搜索位同步时钟的朋友们分享。
创建词条
关于我们 -
广告服务 -
企业会员服务 -
网站地图 -
联系我们 -
征稿 -
友情链接 -
手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
京ICP备12027778号-2 北京市公安局备案：1101082052 京公网安备11010802012473
