- 1 引言 在数字化飞速发展的今天，人们对微处理器的性能要求也越来越高。作为衡量微处理器 性能的主要标准，主频和乘法器运行一次乘法的周期息息相关。因此，为了进一步提高微处 理器性能，开发高速高精度的乘法器
- 关键字：
FPGA 流水线 浮点 乘法器设计
- 摘要：为了使基于FPGA设计的信号处理系统具有更高运行速度和具有更优化的电路版图布局布线，提出了一种适用于FPGA结构的改进型WALLACE TREE架构乘法器。首先讨论了基于标准单元3：2压缩器的改进型6：4压缩器，根据FP
- 关键字：
WALLACE FPGA TREE 乘法器设计
- 为了实现变频控制，产生一个与输入信号同频同相的电压信号，使输入电流跟随输入电压，设计了一种基于BCD工艺的模拟乘法器，并阐述了该电路设计的工作原理和结构。该乘法器应用于电流控制的功率因素校正电路，具有0～3 V的输入信号范围，采用上华0．6μm BCD工艺设计，并用Cadence spectre仿真器进行仿真。仿真结果表明，输出波形是一个半正弦波，并且和输入同频同相，幅度达到1．2 V。
- 关键字：
PFC 模拟 乘法器设计
乘法器设计介绍
您好，目前还没有人创建词条乘法器设计!
欢迎您创建该词条，阐述对乘法器设计的理解，并与今后在此搜索乘法器设计的朋友们分享。
创建词条
关于我们 -
广告服务 -
企业会员服务 -
网站地图 -
联系我们 -
征稿 -
友情链接 -
手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
京ICP备12027778号-2 北京市公安局备案：1101082052 京公网安备11010802012473
