fpga-to-asic 文章 进入fpga-to-asic技术社区
基于FPGA和DSP的高速瞬态信号检测系统
- 引 言 目前国内急需一种能够对电火工品的发火过程进行实时无损耗监测的方法和手段，并根据监测结果对火工品的可靠性进行准确的判决和认证，解决科研和生产过程中的具体问题。本系统采用感应式线圈作为非接触式启爆电流的启爆装置，并采用高速A/D、FPGA、DSP等先进的集成电路实现了电火工品的无损耗检测。其主要目的是：第一，解决电火工品可靠性试验中微秒级瞬态信号的检测、处理和存储技术;第二，为可靠性试验提供一种在线的无损耗实时检测系统，以便对电火工品的发火全过程进行监测;第三，为电火工品的发火可靠性认证和评
- 关键字： FPGA DSP A/D
使用VHDL语言设计FPGA的几个常见问题的探讨
- 详细讨论了在MAX plusⅡ开发平台下使用VHDL硬件描述语言设计现场可编程门阵列(FP-GA)时常见的三个问题：等占空比分频电路、延时任意量的延时电路、双向电路。 1 引言 随着EDA技术的发展，使用硬件语言设计可编程逻辑器件(PLD)/现场可编程门阵
- 关键字： VHDL FPGA 问题
基于FPGA的锁相环位同步提取电路设计
- 概述 同步是通信系统中一个重要的问题。在数字通信中，除了获取相干载波的载波同步外，位同步的提取是更为重要的一个环节。因为只有确定了每一个码元的起始时刻，才能对数字信息作出正确的判决。利用全数字锁相环可直接从接收到的单极性不归零码中提取位同步信号。 一般的位同步电路大多采用标准逻辑器件按传统数字系统设计方法构成，具有功耗大，可靠性低的缺点。用FPGA设计电路具有很高的灵活性和可靠性，可以提高集成度和设计速度，增强系统的整体性能。本文给出了一种基于fpga的数字锁相环位同步提取电路。 数
- 关键字： FPGA 锁相环 分频器
PLD公司三极化形成
- 可编程逻辑器件（PLD）在与ASIC之激战中已经告捷：每年开始PLD设计的项目数目远远高于ASIC项目开工数。同时，PLD厂家之间也发生微妙的变化，由崛起时的争强好斗和互不相让，渐渐找到了各自的落脚点。目前看来，Xilinx的产品稳居65nm FPGA市场，Altera最大的量产在90nm FPGA，Actel凭低功耗0.13微米FPGA在对功耗要求苛刻的领域站稳了脚跟。昔日的两个庞然大物——Xilinx和Altera之间拉开了距离，同时小型FPGA厂商如Actel跃跃欲试，渐渐跳
- 关键字： PLD FPGA ASIC
Xilinx屡获殊荣的65nm Virtex-5系列新增三款器件
- 赛灵思公司宣布为其屡获殊荣的65nm Virtex™-5 LX 和 LXT FPGA平台增加三款新型小尺寸封装器件，以满足新兴市场对可编程逻辑器件成本和密度的要求。其中逻辑优化的LX平台增加了Virtex-5 LX155器件，Virtex-5 LXT平台则增加了LX20T以及LX155T器件，外加带有低功率收发器的小尺寸 19mm FF323封装。这些新增器件将支持工业网络、医疗影像、马达控制、国防和高性能计算应用等领域 实现更高水平的成本优化。 “由于Virtex-5系
- 关键字： 赛灵思 FPGA 可编程逻辑器件
Altera的Stratix II GX FPGA提供50-Gbps SFI-5接口
- Altera公司宣布，带有嵌入式收发器的Stratix® II GX FPGA支持SERDES成帧器接口Level 5 (SFI-5)标准，为高性能光通信应用提供40至50-Gbps接口。SFI-5规范是芯片至芯片标准，保证了前向纠错(FEC)技术、成帧器以及业界最佳光转发器之间的通用性。硬件测试验证了Stratix II GX FPGA符合SFI-5标准，其20个高速串行收发器通道的数据速率在600 Mbps至6.375 Gbps之间，很容易满足SFI-5接口要求。 SFI-5光互联论
- 关键字： Altera FPGA 芯片
Actel的 ProASIC3L系列实现低功耗高速度和低成本之间的平衡
- Actel公司进一步扩展其业界领先的低功耗可编程解决方案组合，面向高性能及对功耗敏感的系统设计人员推出ProASIC3L系列现场可编程门阵列 (FPGA)。相比前一代ProASIC3 FPGA，新推出的以 Flash为基础的FPGA系列可以在高达350MHz的工作频率下大幅降低功耗，能分别对动态和静态功耗降低达40% 和 90%，从而为工业、医疗和科研等高性能市场领域的设计人员提供高速度、低功耗及低成本的灵活且功能丰富的解决方案。ProASIC3L系列还支持FPGA优化32位ARM Cortex-M1
- 关键字： Actel 可编程 FPGA
基于FPGA的数字滤波器的设计与实现
- 在信息信号处理过程中,如对信号的过滤、检测、预测等,都要使用到滤波器,数字滤波器是数字信号处理中使用最广泛的一种方法,常用的数字滤波器有无限长单位脉冲响应（IIR）滤波器和有限长单位脉冲响应（FIR）滤波器两种[1]。对于应用设计者,由于开发速度和效率的要求很高,短期内不可能全面了解数字滤波器相关的优化技术,需要花费很大的精力才能使设计出的滤波器在速度、资源利用、性能上趋于较优。而采用调试好的IP核需要向Altera公司购买。本文采用了一种基于DSP Builder的FPGA设计方法,以一个低通的16
- 关键字： FPGA 数字滤波器
TD-SCDMA系统基带处理的DSP+FPGA实现方案
- 本文首先介绍TD-SCDMA系统无线信道的基带发送方案，说明其对多媒体业务的支持及实现的复杂性。然后，从硬件实现角度，进行了DSP和FPGA的性能比较，提出DSP+FPGA基带发送的实现方案，并以基站分系统(BTS)的发送单元为例，具体给出了该实现方案在下行无线信道基带发送单元中的应用。
- 关键字： TD-SCDMA，DSP+FPGA
TMS320C61416 EMIF下双FPGA加载设计
- 基于SRAM结构的FPGA容量大，可重复操作，应用相当广泛;但其结构类似于SRAM，掉电后数据丢失，因此每次上电时都需重新加载。 目前实现加载的方法通常有两种：一种是用专用Cable通过JTAG口进行数据加载，另一种是外挂与该FPGA厂商配套的PROM芯片。前者需要在PC机上运行专用的加载软件，直接下载到FPGA片内，所以掉电数据仍然会丢失，只适用于FPGA调试阶段而不能应用于工业现场的数据加载。 后者虽然可以解决数据丢失问题，但这种专用芯片成本较高，供货周期也较长(一般大于2个月)，使F
- 关键字： SRAM TMS320C61416 FPGA
ARM7与FPGA相结合在工业控制和故障检测中的应用
- 工业控制中往往需要完成多通道故障检测及多通道命令控制(这种多任务设置非常普遍)，单独的CPU芯片由于其外部控制接口数量有限而难以直接完成多路检控任务，故利用ARM芯片与FPGA相结合来扩展检控通道是一个非常好的选择。这里介绍用Atmel公司ARM7处理器(AT91FR40162)和ALTERA公司的低成本FPGA芯片(cyclone2)结合使用完成多通道检控任务的一种实现方法。 各部分功能简介 图1为此系统的结构连接框图。如图所示，ARM芯片与FPGA芯片之间通过数据总线、地址总线及读写控
- 关键字： CPU 芯片 FPGA MCU和嵌入式微处理器
fpga-to-asic介绍
您好，目前还没有人创建词条fpga-to-asic!
欢迎您创建该词条，阐述对fpga-to-asic的理解，并与今后在此搜索fpga-to-asic的朋友们分享。 创建词条
欢迎您创建该词条，阐述对fpga-to-asic的理解，并与今后在此搜索fpga-to-asic的朋友们分享。 创建词条
fpga-to-asic电路
fpga-to-asic相关帖子
fpga-to-asic资料下载
fpga-to-asic专栏文章
京ICP备12027778号-2 北京市公安局备案：1101082052 京公网安备11010802012473