- 介绍一种基于FPGA的精密离心机光栅信号细分系统。说明了光栅信号的产生过程和基本处理方法，提出了一种综合EDA技术与光栅莫尔条纹电子学细分技术的设计方案。通过VerilogHDL实现该系统的主要设计，并利用ISE软件进行了仿真试验。试验表明,该系统具有捕捉速度快、跟踪精度高、相位误差小、成本低廉等特点。
- 关键字：
ISE 信号细分系统 光栅信号 FPGA
- 针对模型预测控制在微型设备及嵌入式系统应用中的实时性问题,从硬件实现控制算法的角度研究了基于FPGA（field programmable gate array）的预测控制器的设计和实现。采用基于Nios II嵌入式软核处理器的FPGA/SOPC（system on pro-grammable chip,可编程片上系统）方案,在FPGA芯片上构建SOPC系统,设计SOPC的硬件及软件系统,实现了基于FPGA的预测控制器;建立了基于FPGA和dSPACE系统的实时仿真平台,并进行了控制器实时仿真实验。实时
- 关键字：
模型预测控制 SOPC FPGA
- 利用SOPC强大的IP核和容易配置的优势简化设计流程。充分发挥NiosⅡ强大的并行处理能力。该系统主要涉及多个下位机与FPGA的通信问题。
- 关键字：
SOPC IP核 NiosII
- 设计工程师通常在FPGA上实现FIFO(先进先出寄存器)的时候，都会使用由芯片提供商所提供的FIFO。本文提供了一种基于信元的FIFO设计方法以供设计者在适当的时候选用。这种方法也适合于不定长包的处理。
- 关键字：
FIFO 信元 FPGA
- 介绍大规模、高速度的FPGA在小型渔用声纳系统设计中的应用。在该系统设计中，采用了Xilinx公司的FPGA芯片XCS40作为主要器件,基本上将整个系统的功能集成在了一片芯片上。实践证明,即降低了成本,又缩短了设计和调试的时间。
- 关键字：
渔用声纳系统 片上系统 FPGA
- 本文从实际应用的角度出发，采用FPGA作为主控芯片，设计了一款数字视频接口转换设备，该设备针对于MT9M111这款数字图像传感器产生的ITU-R BT.656格式数据进行采集、色彩空间变换、分辨率转换等操作，完成了从ITU-R BT.656格式数据到DVI格式数据的转换，使得MT9M111数字图像传感器的BT656数据格式图像能够以1280×960(60Hz)和1280×1024(60Hz)两种显示格式在DVI-I接口的显示器上显示，并且还具有图像静止功能，在系统空闲时的待机状态实现了整机的低功耗，适用于
- 关键字：
图像分辨率 视频接口转换 FPGA
- Altera低功耗28-nm器件的优点包括，降低产品成本，降低或者放宽功耗预算，较低的散热要求，能够满足更多的市场需求，在同样的散热和功耗预算内进一步提高性能等。采用最全面的方法降低28-nm产品的功耗，Altera帮助设计人员满足了迫切的低功耗需求。
- 关键字：
Altera 28nm FPGA
- 通过 FPGA实现音乐流水灯的控制, 实质上就是将不同音阶与特定频率的方波信号对应起来, 以方波信号驱动蜂鸣器发出音乐, 再根据不同音阶来控制流水灯的闪烁。与借助微处理器实现乐曲演奏相比, 以纯硬件方式完成乐曲演奏电路更直观。EDA工具和硬件描述语言发挥了强大功能,提供了设计可能性。
- 关键字：
ALU 音乐流水灯 FPGA
- 设计了一款嵌入FPGA的乘法器，该乘法器能够满足两个18 b有符号或17 b无符号数的乘法运算。该设计基于改进的布斯算法，提出了一种新的布斯译码和部分积结构，并对9-2压缩树和超前进位加法器进行了优化。该乘法器采用TSMC 0．18μn CMOS工艺，其关键路径延迟为3．46 ns。
- 关键字：
布斯算法 18×18乘法器 FPGA
- 为实现频谱监测、通信侦察等任务，提出了一种基于软件无线电的数字侦察接收机的软、硬件体系结构。该接收机基于高速数字信号处理器、大规模现场可编程门阵列、高速AD芯片、高精度大动态范围AGC电路，实现了信号的宽频段、宽带接收；采用盲信号处理技术，实现了对未知信号的参数辨识、分类、盲解调。
- 关键字：
频谱监测 软件无线电 FPGA
- 介绍以图像处理为应用背景、基于FPGA芯片建立的多软核系统设计。系统中包含两个Nios II软核处理器和两个用于进行图像颜色空间转换的CSC MegaCore IP核。两个Nios II软核处理器共享程序存储器、数据存储器及启动存储器。在硬件设计方面，CSC MegaCore IP作为外围组件通过一个自定义的接口控制器连接到以Nios II软核处理器为核心的SoPC系统中。在软件设计方面，运行在每个Nios II软核处理器上的程序通过硬件Mutex核协调对共享数据存储器的访问。
- 关键字：
图像处理 多软核系统 FPGA
- 以Altera公司的QuartusⅡ7．2作为开发工具，研究了基于FPGA的DDS IP核设计，并给出基于Signal TapⅡ嵌入式逻辑分析仪的仿真测试结果。将设计的DDS IP核封装成为SOPC Builder自定义的组件，结合32位嵌入式CPU软核NiosII，构成可编程片上系统(SOPC)，利用极少的硬件资源实现了可重构信号源。该系统基本功能都在FPGA芯片内完成，利用SOPC技术，在一片FPGA芯片上实现了整个信号源的硬件开发平台，达到既简化电路设计、又提高系统稳定性和可靠性的目的。
- 关键字：
直接数字频率合成 IP核 FPGA
- 在介绍以太网控制器DM9000A的数据帧收发过程的基础上，运用SOPC技术，设计了用DM9000A作为调制解调器与主机间数据接口的调制解调器实现方案，并详述了系统的软、硬件设计过程。该方案具有实现简单，调制方式易调整的优点。
- 关键字：
SOPC 调制解调器 双绞线传输
- 震动数据分析技术的不断提高要求速度更快、精度更高、功能更强、成本更低的数据采集系统。AD7329恰好满足这些要求，它集成了可编程输入范围切换矩阵、高精度基准源和高性能A/D转换单元于一体，而Nios Ⅱ嵌入式软核CPU具有数据吞吐率高、配置灵活、可升级性强等特点，是一款性价比很高的微控制器，结合两者并通过高速SPI总线进行通信，构成了高速、高精度震动信号采集设备。
- 关键字：
震动数据分析 SOPC NIOSⅡ
fpga-sopc介绍
您好，目前还没有人创建词条fpga-sopc!
欢迎您创建该词条，阐述对fpga-sopc的理解，并与今后在此搜索fpga-sopc的朋友们分享。
创建词条
关于我们 -
广告服务 -
企业会员服务 -
网站地图 -
联系我们 -
征稿 -
友情链接 -
手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
京ICP备12027778号-2 北京市公安局备案：1101082052 京公网安备11010802012473
