- 本工程设计完全符合IP核设计的规范流程，而且完成了Verilog HDL建模、功能仿真、综合、时序仿真等IP核设计的整个过程，电路功能正确。实际上，本系统在布局布线后，其系统的最高时钟频率可达80MHz。虽然使用浮点数会导致舍入误差，但这种误差很小，可以忽略。实践证明，本工程利用流水线结构，方便地实现了高速、连续、大数据量浮点数的加法运算，而且设计结构合理，性能优异，可以应用在高速信号处理系统中。
- 关键字：
FPGA 流水线 浮点 加法器
- 介绍扫频电路和DDS技术的原理，利用FPGA设计一个以DDS技术为基础的扫频信号源，给出用Verilog语言编程的实现方案和实现电路。并通过采用流水线技术提高了相位累加器的运算速度，通过改进ROM压缩算法以减小存储器的容量，完成了对整个系统的优化设计。运用QuartusⅡ软件仿真验证了程序设计的正确性，最终在硬件电路上实现了该扫频信号源。
- 关键字：
FPGA 扫频信号源
- Altera公司今天宣布了在即将推出的28nm FPGA中采用的创新技术：嵌入式HardCopy®模块、部分重新配置新方法以及嵌入式28-Gbps收发器，这些技术将极大的提高下一代Altera® FPGA的密度和I/O性能，并进一步巩固相对于ASIC和ASSP的竞争优势。
快速增长的宽带应用如高清晰(HD)视频、云计算、网络数据存储和移动视频等对基础设备和最终用户设备开发人员提出了新挑战。他们怎样才能够迅速提高系统带宽，同时满足严格的功耗和成本要求呢?Altera开发了最新的创新
- 关键字：
Altera 28nm FPGA
- 基于FPGA设计的发电机组频率测量计，系统在整体上采用光电耦合器的隔离方式，提高系统的抗干扰能力和稳定性。该系统具有线路简单可靠、通用性强、稳定度高等优点，可广泛应用于频率电压变换器、转速继电器。该设计的FPGA数字系统部分使用Verilog HDL语言，给出核心程序，并可以通过Verilog HDL语言的综合工具进行相应硬件电路的生成，具有传统逻辑设计方法所无法比拟的优越性。经过仿真后，验证设计是成功的, 达到预期结果。同时这种方法设计的数字电子系统可移植性强、可更改性好。如果需要的频率测量范围需要扩
- 关键字：
FPGA 发电机组 测量计 频率
- 全球可编程逻辑解决方案领导厂商赛灵思公司(Xilinx, Inc.)近日推出一款全新的消费视频增强参考设计。该款参考设计基于一个低成本的Xilinx Spartan现场可编程逻辑门阵列(FPGA) 并结合先进的数字视频算法，可大大加快高清数字电视的“即插即用”的设计步伐。
该款参考设计是赛灵思与世界著名的数字处理IC与IP厂商Vestek 电子研发公司共同开发的成果。随着这款现成的、功能完整的设计解决方案的供货上市，数字电视OEM厂商在大批量市场中可以更加轻松地利用图像质
- 关键字：
Xilinx Spartan FPGA
- 引言对于码分多址的扩频通信方式而言，只有当接收端本地伪码与发端伪码处于相同相位状态时，有用的信...
- 关键字：
FPGA 滑动相关法 伪码捕获
fpga-nios介绍
您好，目前还没有人创建词条fpga-nios!
欢迎您创建该词条，阐述对fpga-nios的理解，并与今后在此搜索fpga-nios的朋友们分享。
创建词条
关于我们 -
广告服务 -
企业会员服务 -
网站地图 -
联系我们 -
征稿 -
友情链接 -
手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
京ICP备12027778号-2 北京市公安局备案：1101082052 京公网安备11010802012473
