谈到低功耗，工程师似乎并不满足于产品说明书上的数据，而是想了解究竟最低功耗MCU是如何设计开发的。笔者在不 ...
关键字：
最低功耗 MCU EFM32
2013年9月25日，全球领先的先进半导体解决方案供应商瑞萨电子株式会社(TSE： 6723)宣布推出40款全新的RL78/L1C MCU，这些新产品将液晶显示功能、USB功能以及12位模数转换器集成在一块芯片上，扩展了倍受欢迎的RL78微控制器产品线。
关键字：
瑞萨 LCD MCU
各大厂商Cortex-M0硝烟未散，一场速度的战争正在蓄势待发。近日NXP推出其最新产品LPC4370，该产品通过其 Cortex-M4 内核和集成 ADC 刷新了业界性能水平记录， 不仅仅具有微控制器的基本性能，通过配置高级特性和外设，LPC4370可以完成两个或更多个单片机的工作。
关键字：
Cortex-M 速度 微控制器 MCU
2013年10月22日，莱迪思半导体公司(NASDAQ: LSCC)宣布推出新的超低密度iCE40™ FPGA，提供世界上最灵活的单芯片传感器解决方案，使得新一代环境感知、超低功耗的移动设备成为现实。iCE40 FPGA系列新增加的器件使客户能够在一个更小的空间内集成更多的功能。
关键字：
莱迪思 FPGA 传感器
致力于提供帮助功率管理、安全、可靠与高性能半导体技术产品的领先供应商美高森美公司(Microsemi Corporation，纽约纳斯达克交易所代号：MSCC) 宣布提供低成本IGLOO®2 FPGA评测工具套件，为客户提供PCI® Express (PCIe)兼容外形尺寸评测平台。
关键字：
美高森美 FPGA 以太网
STM32F系列微处理器，或者说是Cortex-M3内核的MCU内，都集成了一个叫PLL的东西。PLL就是锁相回路或锁相环(Phase Locked Loop)，用来统一整合时脉讯号，使内存能正确的存取资料。PLL用于振荡器中的反馈技术，将外部的输入信号与内部的振荡信号同步,锁相环路的基本方框图如下图所示。一句话，PLL用来控制STM32F的时钟频率的。总而言之，STM32F系列MCU使用了这个东西，而我们在MCU上电之后，也就要对其正确的初始化，这样，我们才能得到我们需要的时钟配置。
关键字：
微处理器 STM32F PLL MCU 时钟
RTC，是Real Time Counter的缩写。在MCU中，其实是一组连续计数的计数器，各个产品及系列各不相同。因此，在相应的软件配置下，可提供时钟日历的功能。当然，修改这个计数器的值也就重新设置了系统当前的时间和日期。
关键字：
RTC 计数器 MCU 寄存器 时钟日历
DMA这简单的三字母表示Direct Memory Access，直译过来就是“直接存储器存取”，其设计目的是提供在外设和存储器之间或者存储器和存储器之间的高速数据传输，而无须MCU的干预，从而节省了MCU宝贵的运行时间，为其它操作提供了充足的时间。
关键字：
STM32 DMA 控制器 MCU 寄存器
近期，各大厂商都已在不断的推出自家的MCU的，打上一场价格和性能战。对于这些新MCU，在价格和性能上都在不断驱使着咱们工程师们去熟悉了解它，短期对它作出一个评估并将其用在自己的项目中去。一般来说学习一款新的MCU，怎样能快速入门?通过阅读一些书籍和个人平时的开发经验总结了以下几点：
关键字：
MCU datasheet 开发工具 仿真 嵌入式
延长电池使用寿命是智能手表的首要开发考量。为达成此一目标，设计人员须选用在工作/动态模式下功耗较低，且能同时维持高性能运作的微控制器(MCU)，并导入快速唤醒功能，以便让MCU尽可能处于休眠或闲置模式，进一步降低系统总体功耗。
所谓的智能手表该如何定义呢?基本上，智能手表是设计成手表外型、可戴式的运算装置，当和智慧型手机无线连结时，可提供更多的智慧型功能。一般 常见的功能包括了日曆通知、电子邮件或简讯提示。若是同时还内建感应器，如加速度计或温度感测器等，智能手表就能够帮助记录与监控使用者的运
关键字：
MCU 智能手表
将虚拟仪器技术同FPGA技术结合，设计了一个频率可控的DDS任意波形信号发生器。在阐述直接数字频率合成技术的工作原理、电路构成的基础上，分别介绍了上位机虚拟仪器监控面板的功能和结构，以及实现DDS功能的下位机FPGA器件各模块化电路的作用。经过设计和电路测试，输出波形达到了技术要求，工作稳定可靠。
关键字：
信号发生器 设计 DDS 仪器 FPGA 虚拟 基于
为了满足载荷与卫星进行可靠通信的目的，设计并实现了基于FPGA和BU-65170协议芯片的1553B远程终端。自行设计了用于控制BU-65170的主控制状态机，采用16位零等待缓冲接口模式，使用单消息和双缓冲模式进行消息传输。创新性地引入RS 422总线与1553B总线进行通信，方便测试过程，结果直观可见。采用专用测试板卡Alta ECD54-1553对系统进行测试，获得预期的可靠结果。FPGA取代传统CPU来控制1553B通信并集成数据传输功能，采用Verilog HDL硬件描述语言有利于软件移植，缩短
关键字：
终端 设计 实现 远程 1553B FPGA BU-65170 基于
简要介绍了FIR数字滤波器的结构特点和基本原理，提出基于FPGA和DSP Builder的FIR数字滤波器的基本设计流程和实现方案。在Mat lab／Simulink环境下，采用DSP Builder模块搭建FIR模型，根据FDATool工具对FIR滤波器进行了设计，然后进行系统级仿真和ModelSim功能仿真，其仿真结果表明其数字滤波器的滤波效果良好。通过SignalCompiler把模型转换成VHDL语言加入到FPGA的硬件设计中，从QuartusⅡ软件中的虚拟逻辑分析工具SignalTapⅡ中得到数
关键字：
设计 实现 滤波器 数字 FPGA FIR 基于
为了适应全数字化自动控制更加广泛的应用，采用现场可编程门阵列(FPGA)对异步串行通信控制器(UART)进行多模块的系统设计的方法，使串口通信的集成度更高。对UART系统结构进行了模块化分解，可分为三个模块：FPGA波特率发生器控制模块、FPGA数据发送模块及数据接收模块。采用Venlog语言描述硬件功能，利用Xilinx公司的FPGA芯片，在Xilinx ISE Design Suite 13. 4环境下进行设计、编译、综合、下载。采用第三方仿真工具ModelSim进行模拟仿真。
关键字：
串行 通信 异步 实现 FPGA 基于
主要针对目前视频图像处理发展的现状，结合FPGA技术，设计了一个基于FPGA的实时视频图像采集与显示系统。系统采用FPGA作为主控芯片，搭栽专用的编码解码芯片进行图像的采集与显示，主要包括解码芯片的初始化、编码芯片的初始化、FPGA图像采集、PLL设置等几个功能模块。采用FPGA的标准设计流程及一些常用技巧来对整个系统进行编程。重点在于利用FPFA开发平台对普通相机输出的图像进行采集与显示，最终能在连接的RCA端口显示屏显示。
关键字：
显示系统 设计 实现 采集 图像 FPGA 实时 视频 基于
fpga+mpu+mcu介绍
您好，目前还没有人创建词条fpga+mpu+mcu!
欢迎您创建该词条，阐述对fpga+mpu+mcu的理解，并与今后在此搜索fpga+mpu+mcu的朋友们分享。
创建词条
关于我们 -
广告服务 -
企业会员服务 -
网站地图 -
联系我们 -
征稿 -
友情链接 -
手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
京ICP备12027778号-2 北京市公安局备案：1101082052 京公网安备11010802012473
京ICP备12027778号-2 北京市公安局备案：1101082052 京公网安备11010802012473