- 新型数据格式转换的FPGA实现,引言 浮点运算作为数字信号处理中最常见的运算之一，各大EDA软件都带有免费的浮点运算IP核。通过对IP核的生成和例化来实现浮点运算，把FPGA设计者从繁重的代码编写中解脱了出来，同时可以对IP核进行功能剪裁以避免
- 关键字：
FPGA 实现 转换 格式 数据 新型
- 摘要：本文针对AAL5业务,采用FPGA实现了AAL层中SAR子层功能和ATM层功能,向下提供UTOPIA主接口与物理层从接口...
- 关键字：
FPGA ATM SAR
- 全球可编程平台领导厂商赛灵思公司 (Xilinx, Inc. )在 2011 年 SCTE 有线电视技术博览会 (SCTE Cable-Tec Expo 2011)上演示了有线电视行业第一个用单个 RF 端口支持多达 160 个正交幅度调制 (QAM )信道的方案，该方案是在基于赛灵思 28nm 7 系列 FPGA上实现的。该技术对多系统运营商 (MSO) 通过现有有线电视前端系统提供更丰富的三重播放业务至关重要，同时也展示了基于 FPGA 的前端设备可以提供关键的器件和信号密度，满足竞争激烈的数据和内容
- 关键字：
Xilinx FPGA RF
- Altera公司(NASDAQ: ALTR)今天发布FPGA和SoC FPGA的开放计算语言(OpenCL™)标准开发计划。OpenCL标准是基于C语言的开放标准，适用于并行编程。Altera的OpenCL计划结合了FPGA的并行能力以及OpenCL标准，实现强大的系统加速功能。与使用Verilog或者VHDL等底层硬件描述语言(HDL)的传统FPGA开发方法相比，这一混合系统(CPU + FPGA，使用OpenCL标准)还具有明显的产品及时面市优势。通过其OpenCL计划，Altera与
- 关键字：
Altera FPGA
- 摘要： 在仪器仪表电路中，人机交互界面是必不可少的环节。为了解决单纯采用单片机制作的系统功耗高、速度慢、 ...
- 关键字：
51单片机 FPGA 人机交互系统
- Altera公司今天发布FPGA和SoC FPGA的开放计算语言(OpenCL™)标准开发计划。OpenCL标准是基于C语言的开放标准，适用于并行编程。Altera的OpenCL计划结合了FPGA的并行能力以及OpenCL标准，实现强大的系统加速功能。与使用Verilog或者VHDL等底层硬件描述语言(HDL)的传统FPGA开发方法相比，这一混合系统(CPU + FPGA，使用OpenCL标准)还具有明显的产品及时面市优势。
- 关键字：
Altera FPGA
- 全球可编程平台领导厂商赛灵思公司 (Xilinx, Inc. )今天宣布，赛灵思联盟计划 (Xilinx Alliance Program)推出高等设计服务成员计划，作为其设计服务成员计划的一个重要扩展，帮助 FPGA 客户加速新产品的开发，并使其更轻松找到满足其设计与开发需求的最佳合作伙伴。
- 关键字：
赛灵思 FPGA
- 引 言 众所周知， 视觉是人类感知世界的最重要的方式， 而现实生活中的所有物质形态都是以三维空间而客观存在。三维显示能真正地再现客观世界的立体空间， 提供更符合人们观察习惯的交流方式， 有助于人们在综合
- 关键字：
FPGA LED 体三维 方案
- 摘要：为了使基于FPGA设计的信号处理系统具有更高运行速度和具有更优化的电路版图布局布线，提出了一种适用于FPGA结构的改进型WALLACE TREE架构乘法器。首先讨论了基于标准单元3：2压缩器的改进型6：4压缩器，根据FP
- 关键字：
WALLACE FPGA TREE 乘法器设计
- 摘要：针对目前多数的FPGA都支持浮点IP核，却较少关注数据源获取的问题，提出了一种数据格式转换方法。使用VHDL语言，采用流水线处理方式将ASCII码所表示的一定范围内的实数转换为单精度浮点数。经过ModelSim功能仿真
- 关键字：
FPGA 数据格式 方法 转换
- 莱迪思半导体公司（NASDAQ:LSCC）和Valens半导体今日发布一款新的全面的HDBaseT™摄像机参考设计解决方案。HDB...
- 关键字：
监控 HDBaseT FPGA 摄像机
- 摘要：现有的遥测接收机为PCI接口，需安装在工控机上使用，为实现设备小型化、便携化，设计实现了小型网络接口遥测解调模块，可配合带有网口的计算机使用。采用FPGA进行遥测数据的帧同步与IRIG—B时码解调，将接
- 关键字：
FPGA ARM 遥测数据 网络
- 在众多当代应用中，嵌入式系统必须满足极其苛刻的时序要求。其中之一就是启动时间——即上电后电子系统进入可操作状态所需要的时间。PCI Express产品或汽车应用中基于CAN的电子控制单元(ECU)就是具有严格时序要求的电子系统的应用实例。
- 关键字：
赛灵思 Xilinx FPGA
- 摘要：基于卷积码的编译码原理，使用VHDL语言和FPGA芯片设计并实现了(2，1，3)卷积码编译码器。其中译码器设计采用“截尾”的Vite-rbi译码算法，在支路量度计算、路径量度和译码路径的更新与存储以及判决与
- 关键字：
FPGA 卷积码 编译码器
flash fpga介绍
您好，目前还没有人创建词条flash fpga!
欢迎您创建该词条，阐述对flash fpga的理解，并与今后在此搜索flash fpga的朋友们分享。
创建词条
关于我们 -
广告服务 -
企业会员服务 -
网站地图 -
联系我们 -
征稿 -
友情链接 -
手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
京ICP备12027778号-2 北京市公安局备案：1101082052 京公网安备11010802012473
