首页  资讯  商机   下载  拆解   高校  招聘   杂志  会展  EETV  百科   问答  电路图  工程师手册   Datasheet  100例   活动中心  E周刊阅读   样片申请
EEPW首页 >> 主题列表 >> fir;级联

fir;级联 文章 最新资讯

采用DSPBuilder的FIR滤波器的方案实现

  • 采用DSPBuilder的FIR滤波器的方案实现,1.引言 在信息信号处理过程中,如对信号的过滤、检测、预测等,都要使用滤波器,数字滤波器是数字信号处理(DSP,DigitalSignalProcessing)中使用最广泛的一种器件。常用的滤波器有无限长单位脉冲响应(ⅡR)滤
  • 关键字: 方案  实现  滤波器  FIR  DSPBuilder  采用  

3G移动通信中脉冲成形FIR滤波器的ASIC实现结构

  • 一、引言

    当今许多电信公司正密切关注着他们所致力的3G产品的研制和开发,例如移动终端、基站以及其它大量的网络设备。无可置疑地,3G产品和业务已经成为无线通信市场的主流,而其中CDMA,尤其是宽带CDMA(W-CDM
  • 关键字: ASIC  实现  结构  滤波器  FIR  移动通信  脉冲  成形  3G  

3G移动通信中脉冲成形FIR滤波器的ASIC实现结构

  • 数字滤波器是语音与图像处理和模式识别等应用中的一种基本数字信号处理部件。本文提出了一种3G移动通信脉冲成形FIR滤波器的定向系统芯片实现结构:基于分布式运算(DA,即Distributed Arithmetic)结构的查表法。使用了Alter公司的FPGA芯片-EP1K50QC208-3,阶数和位数以及滤波器特性均可方便改变。
  • 关键字: ASIC  实现  结构  滤波器  FIR  移动通信  脉冲  成形  3G  数字信号  

基于FPGA的级联结构FFT处理器的优化设计

  • 0 引 言
    数字信号处理主要研究采用数字序列或符号序列表示信号,并用数字计算方法对这些序列进行处理,以便把信号变换成符合某种需要的形式。在现代数字信号处理中,最常用的变换方法就是离散傅里叶变换(DFT),
  • 关键字: FPGA  FFT  级联  处理器    

32阶FIR滤波器的FPGA实现

  • 随着软件无线电的发展。对于滤波器的处理速度要求越来越高。传统的FIR滤波器一般采用通用DSP处理器,但是DSP处理器采用的是串行运算,而FPGA是现场可编程阵列,可以实现专用集成电路,另外还可以采用纯并行结构
  • 关键字: FPGA  FIR  滤波器    

基于MATLAB的数字基带传输的 FIR滤波器的设计

  • O 引言
    目前,数字基带传输已广泛地应用于利用对称电缆构成的近程数据通信系统之中。随着数字通信技术的发展,基带传输方式不仅可以用于低速数据传输,而且也可以用于高速数据传输。然而数字基带传输也同样不可
  • 关键字: MATLAB  FIR  数字基带  传输    

基于MATLAB与QUARTUS II的 FIR滤波器设计与验证

  • 1 引言
    FIR数字滤波器能够满足滤波器对幅度和相位特性的严格要求,避免模拟滤波器的温漂和噪声等问题,具有精确的线性相位、易于硬件实现和系统稳定等优点,可广泛应用于现代电子通信系统。实际信号处理应用往往
  • 关键字: QUARTUS  MATLAB  FIR  滤波器设计    

基于DSP/BIOS的FIR数字滤波器设计与实现

  • 用可编程DSP器件实现数字滤波,通过修改滤波器参数可方便地改变滤波器的特性。以TMS320F2812数字信号处理器为核心,将滤波器算法作为DSP/BIOS的任务来实现,可方便地实现多任务系统。详细介绍一种基于DSP/B10S的软件开发过程,并在DSK2812平台上实现数字滤波器的开发实例,对需进行数字信号处理的多任务软件开发具有一定的参考价值。
  • 关键字: 设计  实现  滤波器  数字  DSP/BIOS  FIR  基于  

基于DSP Builder的16阶FIR滤波器实现

  • 现场可编程门阵列(FPGA)器件广泛用于数字信号处理领域.而使用VHDL或VerilogHDL语言进行设计的难度较大。提出一种采用DSP Builder实现FIR滤波器的设计方案,按照Matlab/Simulink/DSP Builder/Modelsim/QuartusⅡ的设计流程,设计一个16阶的FIR低通滤波器,并完成了软硬件的仿真与验证。结果表明,该方法简单易行,可满足设计要求,它验证了采用DSP Builder实现滤波器设计的独特优势。
  • 关键字: Builder  DSP  FIR  滤波器    

FIR带通滤波器的FPGA实现

  • 为设计一个项目可用的FIR数字带通滤波器,采用Matlab/Simulink软件中DSPBulider强大的算法模块设计工具,结合Altera公司的FPGA开发板实现FIR数字带通滤波器的系统集成、RTL级仿真、综合编译、下载等设计流程,并对正弦信号进行滤波,结果下载到开发板上用示波器观测,达到了预期的滤波效果和目的。基于DSPBuilder完成系统建模,省去了复杂的VHDL编程,还可针对具体模块进行参数设置从而适应不同的滤波需求。该方法实现简单、可靠,还可类推实现其他复杂的嵌入式系统设计。
  • 关键字: FPGA  FIR  带通滤波器    

基于PSO的FIR数字滤波器设计

  • 有限冲激响应(FIR)数字滤波器的设计实质是一个多参数优化的问题,而传统的一些优化设计方法,如遗传算法、神经网络法等,存在算法复杂,收敛速度慢,效果不明显等缺点。提出一种改进粒子群优化算法(IMPSO)的FIR数字滤波器设计。该方法首先根据粒子聚合度情况引入变异思想,克服PSO算法容易早熟的毛病,对算法进行改进,然后利用改进的IMPSO搜索滤波器参数的最优解,对FIR滤波器进行优化设计。实例设计FIR数字低通、带通滤波器,仿真结果表明,该方法具有算法简单,收敛速度快,鲁棒性好等优点。
  • 关键字: PSO  FIR  数字  滤波器设计    

基于56F8O13 DSP的FIR滤波器设计

  • 0 引言
    数字滤波器是一种用来过滤时间离散信号的数字系统,通过对抽样数据进行数学处理来达到频域。滤波的目的。根据其单位冲激响应函数的时域特性可分为两类:无限冲激响应(IIR)滤波器和有限冲激响应(FIR)滤波
  • 关键字: 56F8O13  DSP  FIR  滤波器设计    

用CPLD实现FIR数字滤波器的设计

  • 介绍了一种利用ALTERA公司的复杂可编程逻辑器件(CPLD)快速卷积法实现数字滤波器的设计。
  • 关键字: CPLD  FIR  数字滤波器    

基于模拟退火神经网络的I型FIR数字滤波器设计

  • 摘要:提出一种基于模拟退火神经网络设计FIR数字滤波器的方法,是对用神经网络设计方法的一种改进。由于线性相位FIR数字滤波器的幅频特性是有限项的傅里叶级数,因此构造了一个三层余弦基神经网络模型,并用模拟退火
  • 关键字: FIR  模拟退火  滤波器设计  神经网络    

级联信号处理器的FPGA实现

  • 摘要:现代通信系统中,数字化已成为发展的必然趋势,数字信号处理则是数字系统中的重要环节。在数字信号处理方面提出一种级联信号处理器的FPGA实现方案,用以取代昂贵的专用数字处理芯片。首先对级联信号处理器做了
  • 关键字: FPGA  级联  信号处理器    
共110条 6/8 |‹ « 1 2 3 4 5 6 7 8 »
关于我们 - 广告服务 - 企业会员服务 - 网站地图 - 联系我们 - 征稿 - 友情链接 - 手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
备案 京ICP备12027778号-2 北京市公安局备案:1101082052    京公网安备11010802012473