xdc 文章 进入xdc技术社区

让XDC时序与约束为您效力

• 　　作者：Adam Taylor e2v 公司首席工程师 aptaylor@theiet.org　　时序和布局约束是实现设计要求的关键因素。本文是介绍其使用方法的入门读物。　　完成 RTL 设计只是 FPGA 设计量产准备工作中的一部分。接下来的挑战是确保设计满足芯片内的时序和性能要求。为此，您经常需要定义时序和布局约束。我们了解一下在基于赛灵思 FPGA 和 SoC 设计系统时如何创建
• 关键字： XDC  FPGA