- 介绍一种TPC码迭代译码器的硬件设计方案，基于软判决译码规则，采用完全并行规整的译码结构，使用VHDL硬件描述语言，实现了码率为1/2的（8，4）二维乘积码迭代译码器，并特别通过硬件测试激励来实时测量所设计迭代译码器的误码率情况，提出了优化设计方案，和传统的硬件仿真方法相比大大提高了仿真效率。仿真结果证明该译码器有很大的实用性和灵活性。
- 关键字：
TPC码迭代译码器 VHDL 软判决译码规则
tpc码迭代译码器介绍
您好，目前还没有人创建词条tpc码迭代译码器!
欢迎您创建该词条，阐述对tpc码迭代译码器的理解，并与今后在此搜索tpc码迭代译码器的朋友们分享。
创建词条
关于我们 -
广告服务 -
企业会员服务 -
网站地图 -
联系我们 -
征稿 -
友情链接 -
手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
京ICP备12027778号-2 北京市公安局备案：1101082052 京公网安备11010802012473
