SmartDV与Mirabilis Design日前宣布达成战略合作,推出SmartDV硅知识产权(IP)的系统级模型,助力系统级芯片(SoC)架构师和系统设计师在寄存器传输级(Register Transfer Level,RTL)开发启动前,就进行精准、高质量的架构探索与规格优化工作。本次合作将SmartDV经量产验证的IP,与Mirabilis Design的VisualSim®系统级建模平台相结合,为客户提供可反映实际实现行为的经全面验证的架构模型。双方将携手解决行业核心需求:针对日益复杂的SoC