- 在此说明以晶体振荡器做为基准振荡器，将其与VCO以及PLL电路组合成为信号产生器的情形也被称为频率合成器。
此一PLL-VCO电路的设计规格如表l所示。振荡频率范围为40M~60MHz内的10MHz宽。每一频率阶段(step)宽幅为10
- 关键字：
PLL-VCO 方法
- 电路的功能很多电路都要求把频率准确地倍增，使用PLL电路可很容易组成满足这种要求的电路。例如主振频率为1KHZ，若使用倍增器内插10个脉冲，可变成10KHZ的脉冲信号。在VCO中，即使主振频率发生变化，也能获得跟踪主振
- 关键字：
PLL 10 IC的 频率
- 1 引言 频率源是现代射频和微波电子系统的心脏,其性能直接影响整个电子系统的功能，成为非常重要的部件。 频率源分为二大类：自激振荡源和合成频率源。常见的自激振荡源有晶体振荡器、腔体振荡器、介质振荡器、
- 关键字：
PLL 技术简介 合成 频率源
- PLL(锁相环)频率合成通过锁相环完成频率的加、减、乘、除运算。该方法结构简单、便于集成，且输出频率高、频 ...
- 关键字：
DDS PLL 电台设计
- Cosmic Circuits，领先的差异化模拟和混合信号IP核提供商，今日宣布其PLL在多个工艺技术节点下经过硅验证。
Cosmic Circuits提供纳米技术节点差异化模拟IP核的广泛组合，其范围覆盖数模转换器、用于无线和音频的模拟前后端平台、电源管理、时钟以及移动行业处理器接口(MIPI)。
系统时钟PLL在55和40纳米工艺技术中实现，并且将为SoC设计者提供各种可供选择的模拟和数字PLL – 包括无需任何外部元件便可支持32 kHz～2000 MHz输入频率的PLL
- 关键字：
PLL MIPI
- 该应用笔记讨论了鉴频鉴相器的指标对锁相环(PLL)死区及抖动性能的影响。在使用电荷泵环路滤波的PLL设计中，通过产生具有最小脉宽的鉴相输出脉冲，可以减轻PLL的死区效应和相关的锁相环抖动。锁相环广泛用于电信行业，
- 关键字：
PLL 鉴频鉴相器 抖动 指标
- 摘要：将DDS和PLL技术结合起来，采用DDS直接激励PLL的混合频率合成方案完成了X波段微波变频信号源的设计，一定程度上解决了频率分辨率、频率转换速度和相位噪声的问题，并完成了实机研制、系统联调试验和测试。结果表
- 关键字：
Band DDS PLL 信号源
- 摘要 锁相环（PLL）是现代通信系统的基本构建模块PLLs通常用在无线电接收机或发射机中，主要提供本振（LO）功能；也可用于时钟信号分配和降噪，而且越来越多地用作高采样速率模数或数模转换的时钟源。由于每一代
- 关键字：
管理 设计 电源 技术 PLL 基于
- 环路滤波器具有低通特性,它可以起到图1-5(a)中低通滤波器的作用,更重要的是它对环路参数调整起着决定性的作 ...
- 关键字：
pll 环路 滤波器
- 拥有模拟和数字领域的优势技术、提供领先的混合信号半导体解决方案的供应商 IDT® 公司(Integrated Device Technology, Inc.; NASDAQ: IDTI) 面向便携应用推出全球首款集成可编程时钟发生器的音频子系统。新器件通过集成，可实现占板空间的最小化、降低系统成本，同时由于无需长货期的外部晶体和振荡器，缩短产品上市时间。
- 关键字：
IDT 音频 PLL
- 基于DDS+PLL技术的频率合成器的设计,摘要：介绍了一种频率合成技术的设计与实现，基于DDS与PLL的技术产生高频信号频率。该频率合成器由高性能DDS芯片AD9852与锁相环芯片ADF4360-7构成。该方案控制简单、编程灵活、可靠性高，且产生的信号具有输出频率高
- 关键字：
合成器 设计 频率 技术 DDS PLL 基于
- Analog Devices, Inc. (ADI)，全球领先的高性能信号处理解决方案和 RF IC 供应商，最近推出一款用于无线通信系统的 PLL（锁相环）频率合成器 ADF4351，它实现了集成度、性能、灵活性与频率范围的业界最佳组合。就单个 RF器件而言，它支持最宽的连续频率范围。
- 关键字：
ADI PLL
(pll介绍
您好，目前还没有人创建词条(pll!
欢迎您创建该词条，阐述对(pll的理解，并与今后在此搜索(pll的朋友们分享。
创建词条
关于我们 -
广告服务 -
企业会员服务 -
网站地图 -
联系我们 -
征稿 -
友情链接 -
手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
京ICP备12027778号-2 北京市公安局备案：1101082052 京公网安备11010802012473
