双相位锁定回路助力数位中频系统摆脱时钟抖动

相位杂讯产生原因分析

根据上述分析，时钟抖动对于系统中的ADC和相位锁定回路都有非常明显的影响，那么如何才能在数位中频系统中获取更好的时鐘相位杂讯呢？首先，要理解在数位中频系统中核心元件，例如相位锁定迴路的基本工作原理。相位锁定回路其实是一个数位类比混合元件，包括数位的相位侦测器和分频器以及类比的电流泵、低通滤波器和压控振荡器（VCO）。相位锁定回路是一个负反馈系统，它通过频率讯号的负反馈和相位侦测比较，使得VCO在稳定的控制电压下工作，从而达到稳定输出频率的作用。

图4是频谱仪观测结果，a线为相位锁定回路输出的相位杂讯相对频率水准、b线为VCO的相位杂讯水準被相位锁定回路的高通滤波回应抑制低频部分；c线则是外部参考输入相位杂讯的倍频增益产物，它的高频杂讯被相位锁定回路的低通回应所抑制，但是低频（也称之近端）相位杂讯被保留。恰恰是这个特性导致若相位锁定迴路的输入参考的相位杂讯不好或者低通滤波器的截止频率不够低，就会让参考时鐘相位杂讯被搬移到相位锁定回路的输出端。

图4 Inter-N形式PLL合成器相位杂讯（a线表示PLL输出的相位杂讯相对频率水準，b线表示VCO相位杂讯水準，c线是外部参考输入相位杂讯的倍频增益产物）

使用低环路滤波器去抖动

根据上述分析，系统为提高时钟近端相位杂讯水准，就须要提高参考时钟的相位杂讯水准或者降低相位锁定迴路低通滤波器的频率。而在光纤接入数位中频系统中，参考时钟是从光口恢复的，它本身就存在近端相位杂讯（抖动）恶化的问题。如何解决这个矛盾呢？只能从降低低通滤波器频率下手。如图5所示，AD9523在设计中使用了两个相位锁定回路，第一个相位锁定回路接外部的参考时钟（光口恢复的），采取非常低的低通滤波器设置（10Hz~100Hz）。它可以将参考时钟近端相位杂讯良好滤除，而相位锁定回路外接的压控晶体振荡器（VCXO）可以提供很好的近端相位杂讯，这样保证不会因为低通滤波器频率低而将VXCO的近端杂讯抬高（註：这裡对于VXCO来说低通滤波器变为高通滤波回应）。这样第一个相位锁定回路就可以将参考时钟近端相位杂讯很好的抑制。而第二个相位锁定回路采用高频率VCO（3，600MHz？4，000MHz）和70MHz的相位侦测频率。这样可以降低杂讯频率增益的同时，获取更多的频率组合（系统中有时需要不同频率的工作时钟，VCO须要工作在它们的最小公倍数的整数倍）。

图5 双相位锁定回路可滤除相位杂讯并获得良好频率组合。