博客专栏

EEPW首页 > 博客 > vivado:synthesis out-of-date

vivado:synthesis out-of-date

发布人:电子禅石 时间:2024-03-17 来源:工程师 发布文章

原因:

已经执行了综合synthesis,但是因为有报错或者其他原因进行了相关文件修改,虽然综合已经完成,由于输入在综合之后被修改过所以过时了,在Vivado环境下,被称作“Out of Date”。

办法:


进入“Design Runs”窗口,右键单击显示‘synthesis out-of-date’

的选项并选择“Force Up to Date”,然后可以继续重新synthesis。




强制进行综合Up-to-Date时,你需要注意:

• 明确更改了哪个部分导致Out-of-Date

• 更改确实不会影响综合

————————————————

 版权声明:本文为博主原创文章,遵循 CC 4.0 BY-SA 版权协议,

转载请附上原文出处链接和本声明。

                        

原文链接:https://blog.csdn.net/qq_43797817/article/details/106658385


*博客内容为网友个人发布,仅代表博主个人观点,如有侵权请联系工作人员删除。



关键词: vivado

相关推荐

技术专区

关闭