首页  资讯  商机   下载  拆解   高校  招聘   杂志  会展  EETV  百科   问答  电路图  工程师手册   Datasheet  100例   活动中心  E周刊阅读   样片申请
EEPW首页 >> 主题列表 >> m0-3

m0-3 文章

构建下一代802.11ac Wave 3软件定义调制解调器(中)

  • 接上篇3 产品概述CEVA RivieraWaves  Stream 802.11ac Wave 3 软件定义调制 解调器 (SDM) 子系统是一种超高性能的 Wi-Fi 调制解调器, 支持更广泛的配置直到非常大的 MIMO 规格。3.1 功能集CEVA RivieraWaves  Stream 802.11ac Wave 3 SDM 调制解调 器负责 MAC 接口和 ADC/DAC 之间所有的发射和接收信号 处理,包括无线控制和 AGC 控制。它支持以下功能:• 大部分的 11ac
  • 关键字: 802.11ac Wave 3  解调器  20170203  

Qualcomm、中兴和中移动在3.5GHz合作开展5G新空口试验

  •   Qualcomm Incorporated子公司Qualcomm Technologies, Inc.、中兴通讯和中国移动今日宣布,计划合作开展基于5G新空口(5G NR)规范的互操作性测试和 OTA外场试验,目前3GPP正在制定5G新空口规范。试验将基于3.5GHz频段展开,该频段属6GHz以下中频频段。试验旨在推动无线生态系统实现5G新空口技术的大规模快速验证和商用,使符合3GPP Rel-15标准的5G新空口基础设施和终端能够就绪,以支持商用网络的及时部署。   三家公司将在试验中展示多项5G
  • 关键字: Qualcomm  3.5GHz  

细说耳机接口变迁

  • 耳机接口变迁,具有上百年历史的传统模拟耳机接口会不会随风而逝?数字接口的耳机耳麦会带来哪些令人耳目一新的应用?
  • 关键字: 耳机  3.5mm  

谷歌携手诺基亚高通积极推进3.5GHz无线宽带测试

  •   北京时间2月8日消息,据外媒报道,谷歌正与诺基亚和高通一起合作,推进在美国进行3.5GHz共享频段的无线宽带测试。   本周二,这三家公司宣布在拉斯维加斯高速公路上使用3.5GHz共享频谱进行了私有LTE网络的首次现场演示。这一演示提供了来自“汽车赛车”的360度视频流——在Richard Petty Driving Experience当中进行操作,驾驶时速达到180英里/小时。   2016年8月,谷歌、诺基亚和高通公司正式宣布共同合作进行3.5
  • 关键字: 谷歌  3.5GHz  

从“神”回归到现实 特斯拉还好吗?

  • 有巨大产业支撑的传统车企,近年的电动化和智能化推进步伐,并不比新创公司慢。一旦传统车企的类似产品推向市场,就会将新创公司拉入持久战。可以肯定,没有盈利业务支撑的新创公司,很难打赢一场战线很长的战争。
  • 关键字: 特斯拉  Model 3  

《Cortex-M0权威指南》之体系结构---程序映像和启动流程

  •   我们先来看看程序映像。        通常,Cortex-M0处理器的程序映像时从地址0x00000000处开始的。  程序映像开始处时向量表,其中包含了异常的其实地址(向量),每个中断向量的地址都等于“异常号*4”,比如,外部IRQ0的异常类型为16,因此其向量地址为16*4=0x40。这些向量的最低位都被置为1,以表示使用thumb指令。向量表的大小由实际使用的中断个数决定。  向量表中包含了MSP的初始值,它存储在向量表的头四个字节。  复位时,处理器首先读取向量
  • 关键字: Cortex-M0  处理器  

《Cortex-M0权威指南》之体系结构---嵌套中断控制器(NVIC)

  •   为了管理中断请求的优先级并处理其他异常,Cortex-M0处理器内置了嵌套中断控制器(NVIC)。NVIC的一些可编程控制器控制着中断管理功能,这些寄存器被映射到系统地址空间里,它们所处的区域被称为系统控制空间(SCS)。        NVIC有以下特性:  灵活的中断管理;  支持嵌套中断;  向量化的异常入口  中断屏蔽  灵活的中断管理  Cortex-M0处理器中,每一个外部中断都可以被使能或者禁止,并且可以被设置为挂起状态或者清除状态。处理器的中断可以是信号
  • 关键字: Cortex-M0  中断  

《Cortex-M0权威指南》之Cortex-M0编程入门

  •   嵌入式系统编程入门  微控制器是如何启动的  为了保存编译号的二进制程序代码,大多数的现代微控制器都会包含片上flash存储器。有些微控制器还可能有一个独立的启动ROM,里面装有Bootloader程序。微控制器启动后,再执行flash的用户程序前,Bootloader会首先运行。  在复位流程中,处理器会取出MSP的初始化值和复位向量,然后开始执行复位处理,这些信息都放在一个叫做启动代码的程序文件中。启动代码中的复位处理可能还会旅行初始化的职责,比如时钟控制电路和锁相环PLL的初始化。有些情况下,系
  • 关键字: Cortex-M0  

2016年无线技术回顾:3.5GHz促使频谱共享出现新变化

  •   据国外媒体报道,在过去的一年中,无线行业探讨了未授权频谱(LTE-U)及其对Wi-Fi影响的问题,预测了快速反应网络管理局(FirstNet)合同的最终赢家,并分析了基于蜂窝的物联网(IoT)技术的优缺点。在2016年即将结束之际,笔者带领大家回顾一些今年无线技术行业最热门的话题。   5G测试和试验,以及表现出色的软件定义网络/网络功能虚拟化   美国联邦通信委员会于7月14日公布了“频谱开发计划”(Spectrum Frontiers),大胆进入新的频谱领域,并面向5G
  • 关键字: 3.5GHz  5G  

《Cortex-M0权威指南》之体系结构---异常和中断

  •   异常会引起程序控制的变化。在异常发生时,处理器停止当前的任务,转而执行异常处理程序,异常处理完成后,会继续执行刚才的任务。异常分为很多种,中断是其中之一。Cortex-M0处理器最多支持32个外部中断(IRQ)和一个不可屏蔽中断(NMI),中断事件的处理叫做中断服务程序(ISR),中断一般由片上的IO口的外部输入产生(边沿触发和电平触发)。  Cortex-M0处理器上可用的中断数量不确定,由厂商决定,最多32个外部中断。如果系统的外设很多,由于中断数目有限,多个中断源可能使用同一个中断连接。  除了
  • 关键字: Cortex-M0  中断  

《Cortex-M0权威指南》之体系结构---嵌套中断控制器(NVIC)

  •   为了管理中断请求的优先级并处理其他异常,Cortex-M0处理器内置了嵌套中断控制器(NVIC)。NVIC的一些可编程控制器控制着中断管理功能,这些寄存器被映射到系统地址空间里,它们所处的区域被称为系统控制空间(SCS)。  NVIC有以下特性:  灵活的中断管理;  支持嵌套中断;  向量化的异常入口  中断屏蔽  灵活的中断管理  Cortex-M0处理器中,每一个外部中断都可以被使能或者禁止,并且可以被设置为挂起状态或者清除状态。处理器的中断可以是信号级的(在中断服务程序清除中断请求以前,外设的
  • 关键字: Cortex-M0  NVIC  

《Cortex-M0权威指南》之体系结构---栈空间操作

  •   栈空间作为一种存储器使用机制,是“先入先出”的结构,在系统空间中用作临时数据的存储。栈空间操作的关键之一为栈指针寄存器,每次执行栈操作时,栈指针的内容会自动移动。在M0处理器中,栈指针为R13(SP),而且物理上存在两个栈指针,MSP,PSP,但每次只会使用一个,由CONTROL寄存器以及处理器的运行状态决定。  向栈中存入数据叫“压栈”(使用PUSH指令),回复数据叫“出栈”(使用POP指令)。根据架构不同,有些处理器压栈后地址增加,有些地址减小。Cortex-M0操作基于“满递减”的栈模型,意味着
  • 关键字: Cortex-M0  寄存器  

《Cortex-M0权威指南》之体系结构---存储器系统

  •   Cortex-M0处理器为32位处理器,所以具有最大4G的寻址空间。在体系结构上,存储器空间被划分位一系列的区域,每个区域都有推荐的用途,以提高不同设备间的可移植性。  M0处理器内置了各种不见,例如NVIC和一些调试部件,它们都被映射到系统空间的固定地址上。因此所有基于M0的设备在中断控制和调试方面,都由相同的编程模式。这种处理有利于软件移植,也方便调试工具提供商位M0的微控制器和片上系统SOC提供开发调试方案。   Cortex-M0支持大端和小端操作,使用相应的配置即可选择,但已经成型
  • 关键字: 存储器  Cortex-M0  

《Cortex-M0权威指南》之体系结构---系统模型

  •   Cortex-M0体系结构包括:系统模型、存储器映射、异常中断。这篇文章主要讲解Cortex-M0的系统模型。  操作模式和状态        如上图所示,Cortex-M0包括两种操作模式和两种状态  Thumb状态(Thumb state)  处理模式  线程模式  调试状态  处理器启动后处于Thumb状态,在这种状态下,处理器可以处于线程模式和处理模式,线程模式时执行普通代码,处理模式时执行异常处理。线程模式和处理模式的系统模型几乎一模一样,唯一的不同
  • 关键字: Cortex-M0  Thumb  

《Cortex-M0权威指南》之Cortex-M0技术综述

  •   Cortex-M0 处理器简介  1. Cortex-M0 处理器基于冯诺依曼架构(单总线接口),使用32位精简指令集(RISC),该指令集被称为Thumb指令集。与之前相比,新的指令集增加了几条ARMv6架构的指令,并且加入了eThumb-2指令集的部分指令。Thumb-2技术扩展了Thumb的应用,允许所有的操作都可以在同一种CPU状态下执行。Thumb指令集既包括16位指令,也包括32位指令。C编译器生成的指令大部分是16位的,当16位的指令无法实现所需要的操作时,
  • 关键字: Cortex-M0  
共389条 6/26 |‹ « 4 5 6 7 8 9 10 11 12 13 » ›|

m0-3介绍

您好,目前还没有人创建词条m0-3!
欢迎您创建该词条,阐述对m0-3的理解,并与今后在此搜索m0-3的朋友们分享。    创建词条

热门主题

FPGA    DSP    MCU    示波器    步进电机    Zigbee    LabVIEW    Arduino    RFID    NFC    STM32    Protel    GPS    MSP430    Multisim    滤波器    CAN总线    开关电源    单片机    PCB    USB    ARM    CPLD    连接器    MEMS    CMOS    MIPS    EMC    EDA    ROM    陀螺仪    VHDL    比较器    Verilog    稳压电源    RAM    AVR    传感器    可控硅    IGBT    嵌入式开发    逆变器    Quartus    RS-232    Cyclone    电位器    电机控制    蓝牙    PLC    PWM    汽车电子    转换器    电源管理    信号放大器    树莓派    linux   
关于我们 - 广告服务 - 企业会员服务 - 网站地图 - 联系我们 - 征稿 - 友情链接 - 手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
备案 京ICP备12027778号-2 北京市公安局备案:1101082052    京公网安备11010802012473