首页  资讯  商机   下载  拆解   高校  招聘   杂志  会展  EETV  百科   问答  电路图  工程师手册   Datasheet  100例   活动中心  E周刊阅读   样片申请
EEPW首页 >> 主题列表 >> 动态功耗

动态功耗 文章

FinFET对动态功耗的影响

  • 现在主要的代工厂都在生产FinFET晶体管,这些FinFET以创纪录的速度实现了从设计到现货产品的转变。FinFET的发展普及一直都比较稳定,因为与平面器件相
  • 关键字: FinFET  动态功耗  

射频识别芯片设计中时钟树功耗的优化与实现

  • 射频识别芯片设计中时钟树功耗的优化与实现-在RFID芯片中的功耗主要有模拟射频前端电路,存储器,数字逻辑三部分,而在数字逻辑电路中时钟树上的功耗会占逻辑功耗不小的部分。本文着重从降低数字逻辑时钟树功耗方面阐述了一款基于ISO18000-6 TypeC协议的UHF RFID标签基带处理器的的优化和实现。##降低功耗主要方法##RTL阶段手工加时钟门控##综合阶段工具插于集成门控单元##时钟树综合阶段优化功耗及结论
  • 关键字: 射频识别芯片  动态功耗  UHFRFID  芯片设计  

FPGA设计中功耗的分析与仿真

  • FPGA的应用越来越广泛,随着制造工艺水平的不断提升,越来越高的器件密度以及性能使得功耗因数在FPGA设计中越来越重要。器件中元件模块的种类和数量对FPGA设计中功耗的动态范围影响较大,对FPGA的电源功耗进行了分析
  • 关键字: FPGA    静态功耗    动态功耗    触发率  

如何降低MIPS CPU 50%的动态功耗

  • 设计CPU需要很多技巧和努力。拿到一个CPU设计并降低其50%的动态功耗需要一系列特殊的技巧,这也是CPU设计人员漫长职业生涯的要取得的技能之一。在成功推出第一款PowerVR Rouge GPU的DOK后,Imagination和Synopsys展
  • 关键字: MIPS CPU  动态功耗  

固态继电器的动态功耗和设计考量

  • 1.0介绍对于低电压信号或低功率切换应用,具备MOSFET输出的光学隔离固态继电器(SSR,SolidStateRelay)可...
  • 关键字: 继电器    动态功耗    设计考量  

基于PR9000的微型可嵌入UHF RFID读写器模块设计

  • 电子产品世界,为电子工程师提供全面的电子产品信息和行业解决方案,是电子工程师的技术中心和交流中心,是电子产品的市场中心,EEPW 20年的品牌历史,是电子工程师的网络家园
  • 关键字: RFID读写器模块  门控时钟  动态功耗  

叠加偏置电流产生的动态功耗分析

  • 在图中2.1中,TTL反相顺的输出驱动电路在HI和LO之间交替转换,Q1或Q2交替处于导通状态,而不是两者同时导通。这种电路配置有两个激励电路,一个把输出电压上拉到HI,而另外一个把输出电压下拉到LO,通常称之为推拉输
  • 关键字: 叠加偏置电流  动态功耗  分析    

驱动容性负载的动态功耗分析

  • 逻辑电路每一次跳变,都要消耗超过它正常静态功耗之外的额外的额外功率。当以一个恒定速率循环时,动态功耗等于功耗=周期频率*每个周期额外的功率动态功耗最常见的两个起因是负载电容和叠加的偏置电流。图2.2说明了驱
  • 关键字: 驱动容性负载  动态功耗  分析    

推拉输出电路的动态功耗

  • 设计者经常仅仅根据所接负载的直流输入电流要求,冒险使推拉输出电路的负载达到它的最大直流扇出能力。特别是当设计CMOS总线时这一想法尤其具有诱惑力,因为此时理论上的扇出能力是无限的。实际上重负载的总路线结构
  • 关键字: 推拉输出电路  动态功耗    

叠加偏置电流产生的动态功耗

  • 在图中2.1中,TTL反相顺的输出驱动电路在HI和LO之间交替转换,Q1或Q2交替处于导通状态,而不是两者同时导通。这种电路配置有两个激励电路,一个把输出电压上拉到HI,而另外一个把输出电压下拉到LO,通常称之为推拉输
  • 关键字: 叠加偏置电流  动态功耗    

驱动容性负载的动态功耗

  • 逻辑电路每一次跳变,都要消耗超过它正常静态功耗之外的额外的额外功率。当以一个恒定速率循环时,动态功耗等于功耗=周期频率*每个周期额外的功率动态功耗最常见的两个起因是负载电容和叠加的偏置电流。图2.2说明了驱
  • 关键字: 驱动容性负载  动态功耗    

采用创新降耗技术应对FPGA静态和动态功耗的挑战

  • 传统上,数字逻辑并不耗费大量静态功耗,但随着工艺节点的不断精微,这一情况在发生显著变化。现在,随着工艺尺度的...
  • 关键字: FPGA  动态功耗  动态功耗  Stratix  

利用Virtex-5 FPGA实现最低功耗解决方案

  •   过渡至65纳米工艺的FPGA具备采用更小尺寸工艺所带来的优势:低成本、高性能和更强的逻辑能力。尽管这些优势能够为高级系统设计带来激动人心的机会,但65纳米工艺节点本身也带来了新的挑战。例如,在为产品选择FPGA时,功耗的考虑变得越来越重要。很可能下一代设计会需要在功耗预算不变(或更小)的情况下,集成更多的特性和实现更高的性能。   本文将分析功耗降低所带来的益处,还将介绍Virtex-5器件中所采用的多种技术和结构上的革新,它们能提供功耗最低的解决方案,并且不牺牲性能。   降低功耗的好处   
  • 关键字: FPGA  低功耗  Virtex-5  静态功耗  动态功耗  
共13条 1/1 1

动态功耗介绍

您好,目前还没有人创建词条动态功耗!
欢迎您创建该词条,阐述对动态功耗的理解,并与今后在此搜索动态功耗的朋友们分享。    创建词条

热门主题

FPGA    DSP    MCU    示波器    步进电机    Zigbee    LabVIEW    Arduino    RFID    NFC    STM32    Protel    GPS    MSP430    Multisim    滤波器    CAN总线    开关电源    单片机    PCB    USB    ARM    CPLD    连接器    MEMS    CMOS    MIPS    EMC    EDA    ROM    陀螺仪    VHDL    比较器    Verilog    稳压电源    RAM    AVR    传感器    可控硅    IGBT    嵌入式开发    逆变器    Quartus    RS-232    Cyclone    电位器    电机控制    蓝牙    PLC    PWM    汽车电子    转换器    电源管理    信号放大器    树莓派    linux   
关于我们 - 广告服务 - 企业会员服务 - 网站地图 - 联系我们 - 征稿 - 友情链接 - 手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
备案 京ICP备12027778号-2 北京市公安局备案:1101082052    京公网安备11010802012473