首页  资讯  商机   下载  拆解   高校  招聘   杂志  会展  EETV  百科   问答  电路图  工程师手册   Datasheet  100例   活动中心  E周刊阅读   样片申请
EEPW首页 >> 主题列表 >> 乘法器

乘法器 文章 进入乘法器技术社区

乘法器在模拟运算电路中的应用

  • 晶体管的集电极负载若采用LC谐振回路,为了使振荡稳定,皮尔斯C-B或波尔斯B-E电路的振荡频率必须稍稍调偏,如不用 ...
  • 关键字: 乘法器  模拟  运算电路  

三模冗余乘法器的设计与实现

  • 现场可编程门阵列(Field Programmable Gate Array,FPGA)可通过用户软件编程来配置生成硬件电路,极大提高了电子系统设计中的灵活性和通用性,因而被广泛应用于航天、通信、医疗和工控等重要领域。但在空间环境中,基于SRAM的FPGA容易受SEU(Single Event Upset)和SETs(Single Event Transients)的影响,从而导致系统故障。DMR(Dual Modular Redundancy)和TMR(Triple Modular Redundancy
  • 关键字: 乘法器  FPGA  

高速可扩展的Montgomery乘法器设计方案

  • 本文提出一种高速可扩展的Montgomery乘法器设计方案,该方案是在Tenca提出的Booth-8 Montgomery模乘法器的基础上,采用Booth-64编码进行改进,使速度平均提高了48%。同时对数据通路进行了优化,使得流水线数据通路的
  • 关键字: Montgomery  乘法器  设计方案    

基于矩阵乘法器的MP3解码优化设计

  • 介绍了MP3解码器的工作原理,分析了各个解码环节的计算量和消耗时间。将MP3解码过程中耗时最多的子带综合滤波环节使用矩阵乘法器单元做了优化和改进,提出一种可大幅度提高MP3实时解码效率的软硬件协同设计方法,并在SoC仿真平台上得到实时验证,达到了较好的优化效果。由于SoC的设计方法比较灵活,可以根据实际需要设计硬件模块,所以该设计具有方便、灵活和可靠性高等特点,是工程实用价值较高的解码器。
  • 关键字: MP3  矩阵  乘法器  解码    

基于FPGA的24×24位低功耗乘法器的设计

  • 通过对现有编码算法的改进,提出一种新的编码算法,它降低功耗的方法是通过减少部分积的数量来实现的。因为乘法器的运算主要是部分积的相加,因此,减少部分积的数量可以降低乘法器中加法器的数量,从而实现功耗的减低。在部分积的累加过程中.又对用到的传统全加器和半加器进行了必要的改进,避免了CMOS输入信号不必要的翻转,从而降低了乘法器的动态功耗。通过在Altera公司的FPGA芯片EP2CTOF896C中进行功耗测试,给出了测试结果,并与现有的两种编码算法进行了比较。功耗分别降低3.5%和8.4%。
  • 关键字: FPGA  24位  低功耗  乘法器    

基于静态CMOS和单相能量回收电路的乘法器电路设计

  •   O 引言  电路中的功率消耗源主要有以下几种:由逻辑转换引起的逻辑门对负载电容充、放电引起的功率消耗;由逻辑门中瞬时短路电流引起的功率消耗;由器件的漏电流引起的消耗,并且每引进一次新的制造技术会导致漏
  • 关键字: CMOS  单相  乘法器  能量  能量回收  

脉冲-宽度-高度调制乘法器

  • 脉冲-宽度-高度调制乘法器双称为时间分割乘法器。这类乘法器电路原理图如图5.4-24A所示。图中,三角波电压UT和模拟输入电压UY相加,然后通过零电平比较器,得到不对称方波控制电压U2。U2的工作周期取决于UY的大小和极
  • 关键字: 脉冲  调制  乘法器    

基于FPGA的直接数字频率合成器的设计实现

基于FPGA的高阶QAM调制器的分析与设计

定宽截断式并行乘法器的实现研究

  •   1、乘法器的介绍    乘法器是多媒体芯片和DSP芯片中的核心部件之一,它决定着芯片的性能表现和面积大小。为了提高处理速度,并行乘法器通常需要增加面积和架构上的复杂度来实现。过去,有很多的学者提出不同的乘法器架构来减小芯片的面积和提高乘法运算的速度。本文所提出的定宽截断式并行乘法器架构,可大大减小乘法器的面积,对乘法器的整体性能却无太大影响。这种乘法器主要应用于多媒体和DSP芯片的定宽乘法操作中。   2、截断乘法器的设计实现   定宽乘法器可以直接由传统的并行乘法器截去一半的半加
  • 关键字: DSP  乘法器  多媒体芯片  定宽  

基于MSP430F413的新型智能水表的设计(图)

在PSpice中仿真数字滤波器的传输线设计

在PSpice中仿真数字滤波器的传输线

OFDM信道调制解调的仿真及其FPGA设计

高效FPGA乘法器在无线基站中的使用

  •   基于WiMax及其派生标准的新兴宽带无线协议需要越来越高的吞吐量和数据速率。这些协议提出的快速芯片速率和数字射频处理可以在使用FPGA方案的硬件上得到最佳的实现。   FPGA非常适合作为高性能、高性价比的解决方案来实现这些物理层协议中的数字功能,因为它们包括以下丰富的资源:   1.DSP模块,可以用来实现各种FIR滤波和FFT/IFFT操作所要求的乘法器和加法器/累加器功能;   2. SERDES收发器,可以支持无线前端与基带数字板之间的CPRI和OBSAI接口;   3. 重要的FPG
  • 关键字: FPGA  乘法器  无线  基站  WiMax  DSP  IP核  
共37条 2/3 « 1 2 3 »

乘法器介绍

  乘法器   乘法器(multiplier)是一种完成两个互不相关的模拟信号相乘作用的电子器件。它可以将两个二进制数相乘。它是由更基本的加法器组成的。   目录   1简介   2作用   3类型   ·模拟乘法器   ·硬件乘法器   1简介   乘法器(multiplier)可以通过使用一系列计算机算数技术来实现。大多数的技术涉及了对部分积(partial product) [ 查看详细 ]

热门主题

乘法器    树莓派    linux   
关于我们 - 广告服务 - 企业会员服务 - 网站地图 - 联系我们 - 征稿 - 友情链接 - 手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
备案 京ICP备12027778号-2 北京市公安局备案:1101082052    京公网安备11010802012473