IGLOO─业界极低功耗的FPGA

　　(3) 动态功耗

　　动态功耗主要由电容充放电引起，如图2所示，它与3个参数有关：节点电容、工作频率和内核电压，它们与功耗成正比例关系，如公式1所示，节点电容越大、工作频率越高、内核电压越大，其动态功耗也就越大。而在FPGA中动态功耗主要体现在存储器、内部逻辑、时钟、I/O消耗的功耗，如图2所示，在一般的设计中，动态功耗占据了整个系统功耗的90%以上，是主导性的功耗，所以降低动态功耗是降低整个系统功耗的关键因素。

图2 动态功耗的组成

　　(4) 降低功耗带来的好处

　　我们一直强调低功耗，但是功耗的增加到底会给我们带来哪些不利因素呢?或者说降低功耗会给我们带来哪些好处呢?

　　低功耗的器件可以实现更低成本的电源供电系统，电源成本0.5~1美元/瓦，另外更简单的电源系统意味着更少的元件和更小的PCB面积，同样可以降低成本。

　　可以更少的热问题，更小的功耗引起的结温更小，因此可以防止热失控，可以少用或不用散热器，例如：散热风扇、散热片等。

　　更高的系统可靠性，降低功耗可以降低结温，而结温的降低可以提高系统的可靠性，另外较小的风扇或不使用风扇可以降低EMI。

　　延上器件的使用寿命，器件的工作温度每降低10℃使用寿命延长一倍。

　　所以对于FPGA而言，降低功耗的根本在于直接提高了整个系统的性能和质量，并减少了体积，降低了成本，对我们的产品有着非常大地促进作用。

　　(5)如何降低FPGA功耗

　　我们知道FPGA主要的功耗是由静态功耗和动态功耗组成，降低FPGA的功耗就是降低静态功耗和动态功耗。而静态功耗除了与工艺有关外，与温度也有很大的关系，一方面需要半导体公司采用先进的低功耗工艺来设计芯片，降低泄漏电流，对于我们来说可以选择一个低功耗的器件，另一方面可以通过降低温度、结构化的设计来降低静态功耗;而动态功耗与节点电容、内核电压、工作频率有关，所以同样选择一款节点电容小、内核电压低的器件由为重要，并在实际设计过程中，在满足功能、性能的前提下尽可能降低工作频率，所以降低功耗可以通过图3所示的几种方式进行。

图3 降低功耗的方法