新闻中心

EEPW首页 > 测试测量 > 设计应用 > 基于FPGA的VXI总线寄存器基模块接口电路设计(06-100)

基于FPGA的VXI总线寄存器基模块接口电路设计(06-100)

——
作者:钱均生 魏震生 崔海波时间:2008-04-10来源:电子产品世界收藏

  中断控制与响应的处理

本文引用地址:http://www.eepw.com.cn/article/81437.htm

  的中断请求和响应的处理完成如下任务:

  ·使用7根中断请求线之一向监视中断请求线的中断处理器请求一个中断。

  ·监控地址总线的最低3位VA[3..1]、IACKIN*、IACK*,当IACKIN*传递到本模块时,比较VA[3..1]与自己使用的中断请求IRQN*来判断是否为所请求的中断。

  ·确认时,切断中断菊花链,并撤销中断请求,为中断器提供1~4字节的状态/识别消息;如果中断响应条件不满足,则驱动IACKOUT*为低电平,将中断应答菊花链信号传递到下一个插槽的相应模块,中断请求继续有效。

  的设计

  的设计一般采用比较流行的MAX+PLUS II软件,实现总线接口电路,的设计流程包括以下几个部分:

  ·设计输入。逻辑设计的输入方法有图形输入、文本输入、波形输入和由第三方EDA工具生成的EDIF网表输入等。其中较常用的是图形输入和文本输入。图形输入使用软件系统提供的元器件库及各种符号和连线画出电原理图,形成原理图输入文件。文本输入是指以各种硬件描述语言为设计工具的设计方法。MAX+PLUS II软件包含集成的文本编辑程序和综合工具,可以使用VHDL(超高速集成电路硬件描述语言)、Verilog HDL、AHDL(Altera硬件描述语言)等硬件描述语言设计电路。

  ·编译。主要完成器件的选择及适配,逻辑的综合及器件的装入,延时信息的提取。

  ·仿真。是将编译产生的延时信息加入到设计中,进行布局布线后的仿真,与实际器件工作时的情况基本相同,可以检验电路的逻辑关系受布局布线的影响程度。

  ·时序分析。可以计算点到点的器件延时矩阵,确定器件引脚上的建立时间与保持时间要求,以及关键路径的传播延时。

  ·器件编程。用EPROM或编程电缆将经仿真验证的配置文件写入FPGA。

  ·在线校验。给系统加入实际激励,进行测试,以检查是否完成预定功能。

  利用FPGA技术开发接口电路时,要根据设计需要选择合适的开发系统。针对不同的VXI模块设计,选用相应容量和引脚数的FPGA芯片。在具体选择FPGA芯片型号时,应该考虑以下几个因素:芯片内部可用逻辑门数量、引脚对引脚(pin-to-pin)逻辑延迟时间、芯片的封装和引脚数等。在芯片的封装选择上,对于支持在线配置的芯片,可以选用表面贴装的,而对于只能用编程器配置的芯片,应尽量选用类似PLCC的封装,并考虑使用IC座。

  结语

  用可编程器件设计VXIbus模块的接口电路使设计大大简化了,缩短了开发周期,同时VXIbus模块的设计又有一定的规律可循,尤其是上文所提到的大部分内容在VXIbus模块设计中具有良好的通用性,设计者可以根据功能要求的不同设计不同的逻辑电路,而接口部分的设计,可依据上文进行开发。


上一页 1 2 3 4 下一页

关键词: FPGA VXI

评论


相关推荐

技术专区

关闭