基于FPGA的数字日历设计

　　4硬件验证

　　在QuartusⅡ开发环境中完成上述软件设计及仿真后，最后还需将程序下载到FPGA器件中进行硬件测试，以进一步验证所设计程序是否正确。硬件验证时，还需对顶层文件进行管脚分配、并编译，然后将编译好的目标文件通过下载电缆下载到FPGA开发板中进行验证和调试。

　　采用GW48-SPOC/EDA实验开发系统并设置在工作模式0来验证设计结果。下面仅给出部分验证结果。刚完成下载，数码管显示20000000，按两下K1切换到时间显示，才刚刚开始计数，同时扬声器发出“滴答滴答”的频率为1 Hz的响声(为整点报时)60 s，然后通过按键8(K1)、键7(K2)、键6(K3)、键5(K4)对各个功能进行验证。首先调整时间，按两下K2键切换到分的调整，此时每按两下K3键，分钟加1，验证过程中看到加到59就变为00;再按两下K2键切换到小时的调整，此时每按两下K3键，分钟加1;用同样的方法调整星期，天，月，年以及定时的分钟和小时。

　　调整日期为2013年7月31号，当再调整天时，就变为2013年7月1号，结果如图9所示。其他月份实验结果也符合生活规律，与设计要求一致。

　　其他的测试结果，数码管能够正确显示计时时间，定时验证及时间调节、整点报时均能够正常工作，实验结果符合设计要求。

　　图9实际电路验证

　　5结语

　　本文基于FPGA环境设计了一个具有年、月、日、星期、时、分、秒计时显示功能，时间调整功能和整点报时功能的数字日历系统，并将之下载到FPGA芯片EP1C3T144-3上进行结果验证，实验验证表明：数码管能够正确显示计时时间，能够通过按键调整时间，能够设定时间并调整，整点报时能够正常工作，实验结果符合设计要求。由于设计中利用硬件描述语言和FPGA芯片相结合进行数字日历的研究，即利用EDA技术在一定程度上实现了硬件设计软件化，使设计过程变得相对简单，易于修改。

　　另外，随着电子技术的发展，数字日历的功能会更加多样化，诸如增加农历显示;加入温度采集系统，能够显示每时每刻的环境温度;加入节气、节日提醒及显示功能，提醒人们农耕及休息时间;还可以加入语音识别，方便人们不动手实现对数字日历的调节等等。相信功能日趋完善多样化的数字日历将能更好地满足人们的各种需要，为人类服务。