实现射频信号源的低相位噪声及高速频率切换的共存
图 3: Aeroflex S-Series SGA 模拟信号发生器典型相位噪声特性图示
输出环路将两个低噪声信号相加。本底低噪声压控振荡器 (VCO) 额定频率范围500 MHz至 667 MHz 增加一倍，达到 1000 MHz 至 1333 MHz。这个信号与低噪声高频信号混合。然后，利用差频对内插信号进行相位比较。鉴相器输出经低通滤波后，通过反馈控制 VCO 构成完整的 PLL。
倍频程频率合成器一般采用 VCO 库覆盖输出范围，因为低噪声倍频程调谐范围不是直接完成的。为实现所需调谐范围，可将 1/3倍频程 VCO 放大3、4或5倍覆盖一个倍频程。
这种乘法器采用噪声低于以前设计的方法。1000MHz 至 1333MHz 信号可再放大一倍，达到 VCO 频率的4倍。这个信号可用来直接生成4倍输出，或与本底 VCO 信号混合生成3倍和5倍 VCO 频率。可调带通滤波器选择上、下边带。这种采用倍增器加混频器的方法可保证整个倍增频率范围内的噪底低于采用其他方法。
快速频率切换的实现及其设计
实现 100 μs 内完成频率转换，同时保持低噪声进一步提出了许多挑战。频率合成器至预调 VCO 和频率可调变容二极管带通滤波器存在多处模拟电压。足以灵活地在几微秒内完成电压调谐，且保持噪声低于几毫微伏，切换后无飘移是相互矛盾的要求。我们的方法是严格筛选并选择低噪声 DAC、带宽可变无源滤波器和介电吸收系数低的滤波器电容。
小数乘法器和输出加法环路中的 PLL 采用基于混频器的鉴相器。虽然本底噪声很低，但它们的缺点是捕获范围有限，这是保证 PLL 环路带宽的必要条件。搜索振荡器等传统锁相方法对于这种应用来说速度太慢。当粗调预设相位将 VCO 频率调整到正确范围后，可在锁相之前采用数字鉴相技术 (已申报专利) 精确调整 VCO。FPGA 比较鉴相器两个信号的频率，通过修改预设电压将 VCO 调整到正确频率。
由于PLL最小带宽为200 kHz，当VCO极为接近锁定时，可以非常迅速锁定设定频率，频率设定可达到 100 μs 的 0.1 ppm。1-GHz 载波频率的误差范围仅为 100 Hz。
频率调制
频率合成器采用标准两点调制生成宽频带、宽频偏调制。FM 系统可利用先进的低成本数字处理技术设置整个 FM 增益，匹配两个内部校准通道的增益和延迟。调制信号可同时加给输出 VCO 和内插频率合成器。由于同时变化，输出 PLL 在鉴相器处无误差。AC 和 DC 输入耦合，以及相位调制也可以采用数字化方式处理。
结束语
频率合成器利用模拟和数字组合技术实现设计目标，使 Aeroflex S-Series信号发生器具有优异的性能，充分体现了Aeroflex产品线几十年来不断推动信号发生器技术进步的显著特点。
评论