可编程芯片：拼合成一个模拟解决方案

　　未来

　　对未来的观点来自于佐治亚州技术学院的一个持续的研究项目，Paul Hasler是电子工程与计算机科学教授，他对FPAA有十年的研究。现在的项目包括用大约1000个模拟元件和构成100个计算模拟块的成千个开关级器件，构建大型的阵列。Hasler称：“这些芯片的容量可能10倍于现有的商用可编程模拟阵列。对于模拟信号处理性能，我们能够在一只芯片中，放入相当于1 teraMAC（万亿次乘法/加法指令） 的信号处理能力，功耗为数百毫瓦。”Hasler与他的团队已用模拟信号处理的隐喻建立了一个完整的设计流，没有芯片设计的细节。Hasler说：“我们最大的芯片之一有大约10万个可编程参数。你不可能手工处理这种等级的复杂性，因此我们对编程采用一种块级的信号处理隐喻方法。”

　　即便如此，FPAA的巨大复杂性还是需要一种类似ASIC的设计流。试图在试验板上调试一个1000只元件的模拟设计是毫无希望的。因此FPAA流采用了两级仿真。流程开始于Simulink和计算元件库，Hasler的团队为它建立了Spice网表。用户可以在Simulink上作系统仿真，然后转而建立一个Spice网表，后者送至一个芯片编译器，产生等效于FPGA编程的文件。Hasler说：“我们可以编译大多数合法的Spice网表，但并非所有网表都能得到有效的设计。在Spice级，用户必须学习如何使用工具来做出最佳使用的硅片。在Simulink级，这种工作主要是在库中完成。”现在，该团队正在开发可以提取Spice网表的工具，可提供开关级编程文件中的准确寄生参数，并且可以做布局与源文件之间的比较工作。Hasler补充说：“将反向标注全部返归Simulink级会有一点复杂。”

　　这种流程可能就是未来，哪怕是对简单得多的元件。Cadence公司混合信号仿真营销总监John Pierce如是说：“传统方案也不会做得更多了，即使对固定功能器件。当把可编程元件集成到系统中，你必须看发生了什么事，而不只是如何对其编程。”

　　Pierce继续说，还有些问题有待解决。直觉上，一个板级仿真的正确起点应是在Matlab或类似工具中。然而，从一个传输函数视图到一个交换阵列不是件简单的事。甚至在电路仿真级就会出现问题。他说：“Verilog-A或SystemVerilog都不希望你在运行中改变配置寄存器的设定。”但是，如果你试图将配置寄存器和模拟开关也模型化，成为器件网表的一部分，那么仿真可能迅速膨胀，尤其是采用开关电容技术时。Pierce说：“在一个系统环境中仿真可编程模拟器件的技术确实存在。而挑战在于将它们带入到我们的Verilog-AMS（模拟/混合信号）领域中。”